基於Verilog HDL的FPGA設計與工程應用（簡體書）

本書結合作者多年工作經驗，系統地介紹了FPGA的基本設計方法。在介紹FPGA/CPLD概念的基礎上，本書還介紹了Altera公司和Xilinx公司主流FPGA/CPLD的結構與特點。本書詳細講解了FPGA應用開發的方方面面，主要涵蓋以下內容：初級篇內容包括Verilog HDL語言基礎，Altera公司FPGA設計工具Quartus II軟件綜述，FPGA組合邏輯設計技術等，高級篇內容包括FPGA的硬件設計技術，基於Nios II的SOPC系統設計，NiosII SOPC系統設計實例，系統時序邏輯設計技術以及基於FPGA的IP核設計技術。
本書可作為FPGA工程師和IC工程師的實用工具參考書，也可作為各大專院校通信工程、電子工程、微電子與半導體等專業的教程。

第1章 PLD/FPGA簡介
1.1 可編程邏輯器件簡介
1.2 可編程邏輯器件的發展歷史
1.3 FPGA/CPLD的基本結構
1.3.1 FPGA的基本結構
1.3.2 CPLD的基本結構
1.3.3 FPGA和CPLD的比較
1.4 FPGA/CPLD的設計流程
1.4.1 PLD開發軟件
1.4.2 PLD/FPGA的分類和使用
1.5 小結
第2章 Verilog HDL介紹
2.1 硬件描述語言簡介
2.1.1 Verilog HDL的特點
2.1.2 Verilog HDL的設計流程簡介
2.2 Verilog模塊的基本概念和結構
2.2.1 Verilog模塊的基本概念
2.2.2 Verilog HDL模塊的基本結構
2.3 數據類型及其常量及變量
2.4 運算符及表達式
2.4.1 算術運算符
2.4.2 關係運算符
2.4.3 邏輯運算符
2.4.4 按位邏輯運算符
2.4.5 條件運算符
2.4.6 移位運算符
2.4.7 拼接運算符
2.4.8 縮減運算符
2.5 條件語句和循環語句
2.5.1 條件語句
2.5.2 case 語句
2.5.3 while語句
2.5.4 for語句
2.6 結構說明語句
2.6.1 initial語句
2.6.2 always語句
2.6.3 task和function語句
2.7 系統函數和任務
2.7.1 標準輸出任務
2.7.2 仿真控制任務
2.7.3 時間度量系統函數
2.7.4 文件管理任務
2.8 小結
第3章 Altera FPGA設計
3.1 Altera高密度FPGA
3.1.1 主流高端FPGA——Stratix系列
3.1.2 內嵌高速串行收發器的FPGA Stratix GX系列
3.2 Altera的Cyclone系列低成本FPGA
3.2.1 新型可編程架構
3.2.2 嵌入式存儲資源
3.2.3 專用外部存儲接口電路
3.2.4 支持的接口和協議
3.2.5 鎖相環的實現
3.2.6 I/O特性
3.2.7 Nios II嵌入式處理器
3.2.8 配置方案
3.3 Altera的MAX II系列CPLD器件
3.4 Quartus II軟件綜述
3.4.1 Quartus II軟件的特點及支持的器件
3.4.2 Quartus II軟件的工具及功能簡介
3.4.3 Quartus II軟件的用戶界面
3.5 設計輸入
3.5.1 建立工程
3.5.2 建立設計
3.6 綜合
3.7 布局布線
3.8 仿真
3.9 編程與配置
3.10 小結
第4章 FPGA組合邏輯
第5章 FPGA的硬件設計技術
第6章 基於Nios II的SOPC系統設計
第7章 Nios II的SOPC系統的設計實例
第8章 系統時序邏輯設計技術
第9章 基於FPGA的IP核設計技術
第10章 FPGA的數據采集系統設計
第11章 基於FPGA的硬件回路仿真器設計
附錄SPIIP核代碼