TOP
0
0
即日起~6/30,暑期閱讀書展,好書7折起

縮小範圍


商品類型

簡體書 (2)
商品狀況

可訂購商品 (1)
無法訂購商品 (1)
庫存狀況

無庫存 (2)
商品定價

$199以下 (1)
$200~$399 (1)
出版日期

2020~2021 (1)
2016年以前 (1)
裝訂方式

平裝 (2)
作者

王秀娟、魏堅華、賈熹濱、張佳玥、陳軍成 (1)
賈熹濱、王秀娟、魏堅華 (1)
出版社/品牌

清華大學出版社(大陸) (2)

三民網路書店 / 搜尋結果

2筆商品,1/1頁
數字邏輯基礎與Verilog硬件描述語言(簡體書)
作者:賈熹濱; 王秀娟; 魏堅華  出版社:清華大學出版社(大陸)  出版日:2012/08/01 裝訂:平裝
《高等院校信息技術規劃教材:數字邏輯基礎與Verilog硬件描述語言》在介紹數字邏輯基本概念和知識基礎上,系統介紹邏輯電路的分析和設計方法,特別結合現代數字系統設計技術的發展,介紹基於硬件描述語言Verilog HDL的邏輯電路建模方法,並給出了所舉實例代碼及仿真結果。 全書內容分為3部分:第1-3章介紹數字邏輯的理論基礎,包括數制、碼制、邏輯代數基礎以及硬件描述語言基礎等:第4章介紹組合電路
絕版無法訂購
數字邏輯基礎與Verilog硬件描述語言(第2版)(簡體書)
滿額折
作者:王秀娟; 魏堅華; 賈熹濱; 張佳玥; 陳軍成  出版社:清華大學出版社(大陸)  出版日:2020/08/01 裝訂:平裝
全書內容分為正文和附錄兩大部分。正文部分的第1-3章介紹數字邏輯的理論基礎, 包括數制、碼制、邏輯代數基礎以及硬件描述語言基礎等; 第4章介紹組合電路的邏輯分析方法、常用邏輯功能電路的Verilog HDL建模方法以及典型功能模塊的應用; 第5-8章在分析鎖存器/觸發器工作原理和邏輯特性的基礎上, 介紹同步時序電路的分析方法, 分別討論典型和一般同步時序電路的Verilog HDL建模方法, 並介
定價:359 元, 優惠價:87 312
海外經銷商無庫存,到貨日平均30天至45天

暢銷榜

客服中心

收藏

會員專區