Xilinx FPGA設計與實踐教程（簡體書）

《Xilinx FPGA設計與實踐教程》系統講述了FPGA的軟硬件開發知識，并以Spartan-3開發套件為硬件平臺，配合經典的實例應用，使讀者能夠從硬件設計、軟件開發和系統設計等方面系統掌握FPGA的使用方法。
《Xilinx FPGA設計與實踐教程》共四篇16章。第一篇為FPGA設計基礎與ISE開發基本流程，共2章，內容包括PLD技術基礎，Xilinx FPGA的開發、仿真以及實現整個流程。第二篇為數字電路設計基礎與Verilog HDL描述，共5章，介紹了基于VerilogHDL的數字電路基礎、同步電路設計思想和高級技巧。第三篇為基于FPGA的接口開發，共5章，結合Xilinx FPGA開發板，詳細講述了UART串口通信控制器、PS/2鍵盤，鼠標接口控制器、VGA圖形圖像顯示控制器以及RAM接口控制器等案例的設計、開發以及驗證。第四篇為基于FPGA的軟核微控制器PicoBlaze，共4章，以Pico Blaze為例，介紹了PicoBlaze微處理器的軟硬件開發、中斷設計等。
《Xilinx FPGA設計與實踐教程》可作為電子類、計算機類、自動化類等相關專業研究生和高年級本科生教材或參考書，也可作為數字電路設計人員以及FPGA愛好者的參考書。

《Xilinx FPGA設計與實踐教程》是XILINX大學合作計劃指定教材。

第一篇 FPGA設計基礎與ISE開發基本流程
第一章 FPGA設計基礎
1.1 FPGA的基本概念
1.2 可編程邏輯技術發展簡介
1.2.1 可編程技術發展演變過程
1.2.2 FPGA技術
1.3 FPGA器件編程技術
1.3.1 熔絲互連編程技術
1.3.2 基于反熔絲的編程技術
1.3.3 基于SRAM的可編程技術
1.3.4 基于FLASH或E2PROM的可編程技術
1.4 通用FPGA的構成結構
1.4.1 現代FPGA的基本邏輯單元
1.4.2 XilinxSpartan-3FPGA的基本結構
1.5 XilinxFPGA的開發流程
1.6 FPGA技術的未來發展
本章小結
思考與練習

第二章 ISE12.1 開發環境與S3開發板
2.1 ISE12.1 軟件綜述
2.1.1 ISE12.1 套件分類
2.1.2 ISE12.1 功能介紹
2.1.3 ISE12.1 用戶界面和菜單操作
2.2 S3開發板簡介
2.3 ISE開發流程
2.3.1 創建工程和設計輸入
2.3.2 創建TestBench并進行RTL仿真
2.3.3 添加約束
2.3.4 綜合與實現
2.3.5 生成配置文件并對FPGA進行配置
2.4 第三方開發工具
2.4.1 ModeISim介紹
2.4.2 在ModelSim中編譯Xilinx的器件庫
2.4.3 ModeISim功能仿真舉例
2.4.4 SynplifyPro介紹
2.4.5 關聯ISE和SynplifyPro
2.4.6 SynplifyPro使用流程
本章小結
思考與練習

第二篇 數字電路設計基礎與VerilogHDL描述
第三章 VerilogHDL語言基礎
3.1 基本知識介紹
3.2 模塊結構和編程框架
3.2.1 模塊的結構
3.2.2 編程框架
3.3 數據類型和基本元素
3.3.1 基本概念
3.3.2 基本數據類型值
3.3.3 數據類型
3.3.4 常量
3.4 結構化描述
3.5 TestBench簡介
本章小結
思考與練習

第四章 組合邏輯設計
4.1 基本操作符
4.1.1 算術操作符
4.1.2 移位操作符
4.1.3 關系運算符與相等運算符
4.1.4 位操作、復制和邏輯操作運算符
4.1.5 連接與復制運算符
4.1.6 條件運算符
4.1.7 位寬調整操作
4.1.8 關于Z和X的綜合
4.2 組合邏輯描述
4.2.1 使用always模塊描述組合邏輯
4.2.2 使用賦值語句描述組合邏輯
4.2 3 舉例說明
4.3 條件控制語句
4.3.1 if-else語句
4.3.2 case語句
4.3.3 casez和casex語句
4.3.4 “fullcase”和“parallelcase語句”
4.4 條件控制語句的布線結構
4.4.1 優先級布線網絡
4.4.2 多路選擇布線網絡
4.5 always語句的編程指導
4.6 工程實踐
4.6.1 十六進制數到七段數碼管譯碼器
4.6.2 帶符號加法器設計
4.6.3 桶形移位器設計
本章小結
思考與練習

第五章 時序邏輯設計
5.1 時序電路基礎
5.1.1 時序電路基本存儲單元
5.1.2 同步時序電路
5.1.3 時序電路分類
5.2 時序電路基本單元的HDL描述
5.2.1 D觸發器
5.2.2 寄存器
5.2.3 寄存器文件
5.3 簡單例程
5.3.1 移位寄存器
5.3.2 二進制計數器和變量
5.4 時序電路的Test Bench
5.5 工程實踐
5.5.1 LED時序動態選擇電路
5.5.2 秒表設計
5.5.3 FIFO緩沖器設計
本章小結
思考與練習

第六章 時序狀態機設計
6.1 有限狀態機
6.1.1 Moore和Mealy狀態機
6.1.2 有限狀態機的描述方式
6.1.3 有限狀態機的HDL開發
6.2 狀態機設計實例
6.2.1 上升沿檢測電路
6.2.2 按鍵防抖動電路
6.2.3 電路硬件驗證
6.3 帶數據路徑的狀態機(FSMD)
6.3.1 簡單寄存器傳輸操作
6.3.2 FSMD狀態描述
6.3.3 FSMD的模塊框圖
6.4 FSMD的HDL代碼開發
6.4.1 基于FSMD描述的按鍵防抖動電路
6.4.2 顯性描述數據路徑
6.4.3 隱含描述數據路徑
6.5 設計舉例
……
第三篇 基于FPGA的接口開發
第四篇 基于FPGA的軟核微控制器PicoBlaze
參考文獻

Verilog語言可以用來描述復雜的大型數字系統的各個層次的設計，所以功能上是非常強大的。而作為本書講述Verilog語言的目的在于講述如何用它來進行硬件電路的設計，而不是對Verilog語言本身的研究，所以不會像別的教程一樣覆蓋Verilog的方方面面，而只是通過最簡捷的方式引導讀者迅速掌握設計的精髓。在實際工程應用中，我們需要掌握Verilog語言的精華部分就足已了，也就是通常我們所說的，語言僅僅是一種描述方式，和開發工具沒有兩樣，而重要的是數字電路的設計思想和設計方法。
Verilog語法和C語言非常相似，這樣一來對我們有好處也有壞處，好處在于我們有了C語言的基礎，上手起來非常容易，所以很容易掌握它的語法，而壞處在于我們可萬萬不能用C語言的設計思路進行Verilog語言的設計，因為Verilog語言是一種硬件描述語言，其最大的特點在于硬件電路的并行執行特性，不像C語言是面向過程來執行的，所以這中間有一些細微的差別，往往會導致初學者在設計時達不到自己想要的結果。我們要帶著設計硬件電路的初衷來學習Verilog的描述方法。在本書中，將語言描述和實際電路緊密結合，自始至終都貫穿著代碼設計結構清晰、可綜合性強、良好的編碼風格等原則，這樣更有利于讀者更快地掌握這門語言的精髓而少走彎路。
學習一門語言最快速的方法就是立即使用它進行編程。我們首先用一個最簡單的比較器來描述Verilog程序的框架，在描述中僅僅使用邏輯操作符來描述門級的組合邏輯。這樣也有利于讀者對VerilogHDL硬件描述功能的深刻理解。本章我們采用門級電路做入門描述，目標在于理解VerilogHDL語言描述的結構和方法。在第四章中我們還將詳細介紹Verilog的相關細節，包括運算操作符、結構組成以及寄存器級的組合邏輯描述等。