瀏覽紀錄

TOP
【反詐騙】接到可疑電話該怎麼辦?提醒您「不碰不說」。聽到「訂單錯誤要操作ATM/網銀就是詐騙」!
1/1
無庫存,下單後進貨(採購期約45個工作天)
Verilog HDL語言及數字系統設計(簡體書)
人民幣定價:29元
定  價:NT$174元
優惠價: 83144
可得紅利積點:4 點

無庫存,下單後進貨(採購期約45個工作天)

商品簡介

目次

《verilog hdl語言及數字系統設計》在介紹eda技術相關內容的基礎上,講述了verilog hdl語言及采用verilog hdl語言設計并實現數字邏輯電路和數字系統的方法。內容包括典型cpld和fpga器件的結構特點、verilog hdl語言、典型verilog hdl程序設計、典型數字系統設計、risc處理器設計方法和quaaus?10.1開發系統。全書以verilog語言為基礎,結合典型的設計例程和典型的數字系統,由淺入深地講述了veillog語言的設計方法。通過全面細致地剖析risc處理器的過程,講述了復雜數字系統的設計方法。
  《verilog hdl語言及數字系統設計》可作為高等學校電子信息工程、電子科學與技術、通信工程,計算機科學與技術、電子信息工程、自動控制等專業的本科生和相關專業研究生的教科書或參考教材,也可作為電子系統的工程設計人員和其他相關人員的自學參考書。本書還可以為授課教師免費提供結合本書內容的、圖文并茂的教學課件。
第1章 可編程邏輯器件和eda技術
1.1 eda技術的主要特征
1.2 eda技術的設計方法
1.3 可編程邏輯器件簡介
1.4 可編程邏輯器件的設計
1.5 可編程邏輯器件的選型
1.6 1p核簡介
1.7 eda技術的發展趨勢

第2章 verilog hdl
2.1 verilog hdl基本概念
2.2 verilog hdl的基本要素
2.3 行為描述
2.4 數據流描述
2.5 結構描述

第3章 典型vedlog hdl的設計實例
3.1 組合邏輯電路的設計
3.2 時序邏輯電路的設計
3.3 有限狀態機的設計
3.4 存儲畏的設計

第4章 典型數字系統的分析與設計
4.1 數字系統概述
4.2 數碼管動態顯示掃描電路原理及設計
4.3 乘法器的原理及設計
4.4 除法器的原理及設計方法
4.5 簡易cpu的工作原理及設計方法
4.6 交通信號燈控制器的原理及設計
4.7 數字頻率計的原理及設計
4.8 數字信號發生器的原理及設計

第5章 risc處理器的設計
5.1 支持risc處理器的器件
5.2 risc處理器的原理
5.3 risc處理器指令系統
5.4 risc處理器的設計

第6章quartus ii 10.1開發系統
6.1 quartus ii 10.1開發系統簡介
6.2 設計輸入
6.3 綜合與編程
6.4 設計仿真
6.5 siglaltap ii邏輯分析器
6.6 設計實例
參考文獻

購物須知

為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。

若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。

大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。

無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約20個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。