瀏覽紀錄

TOP
【反詐騙】接到可疑電話該怎麼辦?提醒您「不碰不說」。聽到「訂單錯誤要操作ATM/網銀就是詐騙」!
1/1
庫存:1
可編程邏輯器件及EDA技術:數位系統設計與SOPC技(簡體書)
人民幣定價:88元
定  價:NT$528元
優惠價: 5264
可得紅利積點:7 點

庫存:1

商品簡介

名人/編輯推薦

目次

本書在總結SOPC技術實踐的經驗和體會基礎上,新增了SOPC技術的應用器件結構與工作原理、SOPC的硬件設計和軟件設計及其IP核應用技術等內容。特別詳細講解了Quartus Ⅱ7.0的使用方法,NiosⅡ系統的軟件、硬件設計過程和設計實例。

本書可作為高等院校電子信息工程、計算機應用、通信工程、微電子、自動控制類專業的本科生和研究生學習數字系統設計課的教材,也可作為電子系統設計工程師的技術參考書。

本書可作為高等院校電子信息工程、計算機應用、通信工程、微電子、自動控制類專業的本科生和研究生學習數字系統設計課的教材,也可作為電子系統設計工程師的技術參考書。
第1章 可編程器件和EDA技術概述
1.1 EDA技術的主要特征
1.2 EDA技術的設計方法
1.3 可編程邏輯器件簡介
1.3.1 從ASIC到FPGA/CPID
1.3.2 CPLD器件
1.3.3 FPGA器件
1.4 可編程邏輯器件設計
1.4.1 可編程邏輯器件的設計流程
1.4.2 Xilinx公司的ISE開發工具概述
1.4.3 Altera公司的QuartusⅡ開發工具概述
1.5 可編程邏輯器件選型
1.5.1 CPLD選擇的方法
1.5.2 FPGA選擇的方法
1.6 IP核簡介
第1章 可編程器件和EDA技術概述
1.1 EDA技術的主要特征
1.2 EDA技術的設計方法
1.3 可編程邏輯器件簡介
1.3.1 從ASIC到FPGA/CPID
1.3.2 CPLD器件
1.3.3 FPGA器件
1.4 可編程邏輯器件設計
1.4.1 可編程邏輯器件的設計流程
1.4.2 Xilinx公司的ISE開發工具概述
1.4.3 Altera公司的QuartusⅡ開發工具概述
1.5 可編程邏輯器件選型
1.5.1 CPLD選擇的方法
1.5.2 FPGA選擇的方法
1.6 IP核簡介
1.7 EDA技術的發展趨勢
1.7.1 可編程邏輯器件的發展趨勢
1.7.2 EAD軟件開發工具的發展趨勢
1.7.3 設計輸入方式的發展趨勢
第2章VHDL硬件描述語言
2.1 HDL簡介
2.1.1 代表性的HDL語言
2.1.2 VHDL程序結構
2.1.3 程序包
2.1.4 庫
2.1.5 實體和結構體
2.1.6 配置
2.2 VHDL基本要素
2.2.1 標識符
2.2.2 數據對象
2.2.3 數據類型
2.2.4 用戶自定義的數據類型
2.2.5 數據類型的轉換
2.2.6 操作符
2.2.7 函數類屬性
2.3 VHDL的主要語句及應用
2.3.1 進程
2.3.2 過程及其函數
2.3.3 順序描述語句
2.3.4 信號賦值語句
2.3.5 COMPONENT語句和COMPONENT INSTANT語句
2.3.6 GENERIC語句和GENERATE語句
第3章 典型VHDL設計實例
3.1 組合邏輯電路設計
3.1.1 邏輯門電路設計
3.1.2 常用編碼器設計
3.1.3 常用譯碼器設計
3.1.4 數據選擇器設計
3、1.5 數據分配器設計
3.1.6 數值比較器設計
3.1.7 算術運算單元電路設計
3.2 時序邏輯電路設計
3.2.1 常用觸發器設計
3.2.2 常用數碼寄存器設計
3.2.3 常用計數器設計
3.3 有限狀態機設計
3.3.1 有限狀態機的建模
3.3.2 狀態編碼
3.3.3 Mealy型狀態機設計
3.3.4 Moore型狀態機設計
3.4 存儲器設計
3.4.1 只讀存儲器(ROM)的設計
3.4.2 隨機存儲器(RAM)的設計
3.4.3 順序存取存儲器的設計
第4章 典型數字系統的設計
4.1 數字系統概述
4.2 數碼管動態顯示掃描電路原理及設計
4.2.1 數碼管動態顯示掃描電路原理
4.2.2 采用VHDL描述的動態顯示掃描電路
4.3 乘法器的原理及設計
4.3.1 乘法器工作原理
4.3.2 采用VHDL描述的乘法器
4.4 除法器的原理及設計方法
4.4.1 除法器的工作原理
4.4.2 用VHDL描述的除法器
4.5 簡易CPU工作原理及設計方法
4.5.1 簡易CPU的工作原理
4.5.2 采用VHDL描述的ALU
4.6 交通信號燈控制器原理及設計
4.6.1 交通信號燈控制器原理
4.6.2 交通信號燈的VHDL描述
4.7 數字頻率計的原理及設計
4.7.1 數字頻率計的原理
4.7.2 數字頻率計的VHDL描述
4.8 數字信號發生器的原理及設計
4.8.1 數字信號發生器(13DS)的原理
4.8.2 數字信號發生器(DDS)的VHDL描述
第5章QuartusⅡ7.O開發系統
5.1 QuartusⅡ7.0開發系統簡介
5.1.1 QuartusⅡ7.0開發系統的特性
5.1.2 QuartusⅡ7.0開發系統的安裝
5.1.3 QuartusⅡ7.0開發系統的軟件許可配置
5.1.4 QuartusⅡ7.0開發系統的設計流程
5.2 設計輸入
5.2.1 建立設計工程
5.2.2 原理圖設計文件
5.2.3 VHDL設計文件
5.2.4 設計約束文件
5.3 綜合與編程
5.1 綜合參數控制
5.3.2 RTL查看器和狀態機查看器
5.3.3 漸進式綜合
5.3.4 多樣化編程
5.4 設計仿真
5.4.1 仿真波形文件
5.4.2 仿真
5.5 SignalTapⅡ邏輯分析器
5.5.1 設置和運行SignalTapⅡ邏輯分析器
5.5.2 漸進式編譯使用SignalTapⅡ邏輯分析器
5.5.3 分析SignalTapⅡ數據
5.6 設計實例
5.6.1 建立設計工程
5.6.2 建立源文件
5.6.3 編譯設計
5.6.4 引腳鎖定
5.6.5 仿真設計
5.6.6 編程和配置
第6章SOPC系統簡介
6.1 概述
6.1.1 SOC簡介
6.1.2 SOPC技術
6.2 典型的SOPC系統處理器
6.2.1 Altera公司的NiosⅡ軟核處理器
6.2.2 Xilinx公司的PowerPC硬核處理器
6.2.3 Xilinx公司的MicroBlaze軟核處理器
6.2.4 Lattice公司的LatticeMico 32軟核處理器
6.3 典型的SOPC系統開發工具
6.3.1 Altera公司的SOPC開發工具
6.3.2 Xilinx公司的SOPC開發工具
6.3.3 Lattice公司的SOPC開發工具
6.4 支持NiosⅡ系統的FPGA器件
6.4.1 Cyclone系列FPGA器件
6.4.2 CycloneⅡ系列FPGA器件
6.4.3 CycloneⅢ系列FPGA器件
6.4.4 StratixⅡ系列FPGA器件
6.4.5 StratixⅡGX系列FPGA器件
6.5 支持MicroBlaze軟核和PowerPC硬核的FPGA器件
6.5.1 Spartan-3系列FPGA概述
6.5.2 Spartan-3系列FPGA結構特性
6.5.3 Spartan-3系列FPGA的IOB結構特性
6.5.4 Spartan-3系列FPGA的CLB結構特性
6.5.5 SDartan-3系列FPGA的RAM結構特性
6.5.6 Spartan-3系列FPGA的時鐘網絡特性
6.5.7 Spartan-3系列FPGA的布線資源特性
……
第7章NiosⅡ嵌入式處理器及總線接口
第8章NiosⅡ系統嵌入式外設
第9章NiosⅡ系統設計
第10章 一體化EDA開發工具

購物須知

為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。

若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。

大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。

無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約20個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。