CMOS射頻集成電路設計（簡體書）

本書以無線射頻收發前端為應用目標，首先介紹射頻集成電路設計必需的基本知識，包括傳輸線基本理論、二端口網絡與S參數和Smith圓圖的基本知識； 目前常用的集成電路的工藝技術； 阻抗匹配、集成電路元件、噪聲與模型、無線系統射頻前端、低噪聲射頻放大器、射頻放大器、射頻混頻器、射頻振盪器、射頻功率放大器和射頻頻率合成器。除上述主要內容之外，還介紹了版圖匹配設計、ESD防護設計、接地設計、電磁兼容以及射頻集成電路的測試等內容，同時相應地給出了設計實例(或建模實例，或測試實例)等，使得全書內容更加全面，更具有創新性。
本書內容新穎，循序漸進，概念清晰，理論性和應用性強，不僅可作為集成電路方向的研究生教材和本科高年級學生教材，還可作為業界工程技術人員的技術資料和培訓教材。

第1章 緒論 1
1.1 CMOS技術簡介及發展趨勢 1
1.1.1 CMOS集成電路制程簡介 1
1.1.2 CMOS工藝特徵尺寸的演變――摩爾定律 5
1.1.3 發展趨勢 5
1.2 射頻集成電路的發展歷史、現狀及發展趨勢 6
1.2.1 發展歷史 6
1.2.2 現狀 6
1.2.3 發展趨勢 7
1.3 射頻集成電路設計涉及的相關學科與知識 7
1.4 CMOS模擬及射頻集成電路設計的方法與步驟 8
1.5 CMOS射頻集成電路設計的常用軟件概述 9
1.5.1 Cadence Virtuoso 9
1.5.2 Agilent ADS 11
1.6 本章小結 11
習題 12
參考文獻 12
第2章 CMOS射頻IC器件模型 13
2.1 概述 13
2.2 無源元件及模型 14
2.2.1 電阻器件模型 14
2.2.2 電容器件模型 14
2.2.3 電感器件模型 15
2.3 有源元件及模型 16
2.3.1 二極管模型 16
2.3.2 大信號和小信號雙極型晶體管模型 17
2.3.3 MOS器件的直流模型 19
2.3.4 MOS器件的電容模型 20
2.3.5 MOS器件的非准靜態模型 20
2.3.6 大信號場效應晶體管模型 21
2.3.7 小信號場效應晶體管模型 22
2.3.8 有源器件的噪聲模型 23
2.4 片上電感設計與建模仿真實例 29
2.4.1 片上電感的電學與幾何參數 29
2.4.2 芯片疊層結構 31
2.4.3 片上電感設計方法 32
2.4.4 ADS片上建模與仿真 33
2.4.5 Sonnet片上建模與仿真 35
2.5 本章小結 36
習題 36
參考文獻 37
第3章 無線通信的射頻系統 39
3.1 概述 39
3.2 無線通信系統 39
3.2.1 無線通信系統的構成 39
3.2.2 無線通信系統的常用性能指標 42
3.2.3 天線系統及性能指標 42
3.3 傳統無線收發信系統 45
3.3.1 無線接收機基本結構 45
3.3.2 超外差接收機結構 46
3.3.3 超外差發信機結構 48
3.3.4 其他經典接收機結構 49
3.4 可集成無線收發信系統 52
3.4.1 零中頻接收機 52
3.4.2 二次變頻寬中頻接收機結構 53
3.4.3 二次變頻低中頻接收機結構 54
3.5 典型應用 54
3.5.1 WLAN應用 54
3.5.2 WBAN應用 55
3.5.3 GSM和 CDMA移動通信應用 56
3.5.4 5G移動通信應用 56
3.5.5 衛星導航應用 58
3.6 建模實例 60
3.6.1 無線通信信道的數學模型 60
3.6.2 超寬帶(UWB)通信系統建模實例 63
3.7 本章小結 67
習題 67
參考文獻 68
第4章 射頻系統的端口參量與匹配 70
4.1 概述 70
4.2 二端口網絡及S參數 70
4.2.1 二端口網絡基本模型及參數 70
4.2.2 S參數(散射參量) 74
4.3 Smith圓圖 81
4.3.1 Smith 阻抗圓圖的推導 81
4.3.2 Smith 導納圓圖的推導 83
4.3.3 Smith 阻抗導納圓圖 84
4.4 阻抗匹配 84
4.4.1 阻抗匹配的意義 84
4.4.2 功率及功率增益 85
4.4.3 複數阻抗之間的最大功率傳輸 86
4.5 匹配網絡設計 87
4.5.1 電抗性L形匹配網絡設計 87
4.5.2 並聯短截線阻抗匹配網絡設計 89
4.6 設計實例 91
4.6.1 L形匹配網絡設計實例 91
4.6.2 π形匹配網絡設計實例 92
4.6.3 T形匹配網絡設計實例 94
4.6.4 Smith圓圖法匹配網絡設計實例 95
4.7 本章小結 97
習題 98
參考文獻 99
第5章 CMOS低噪聲射頻放大器 100
5.1 概述 100
5.2 低噪聲放大器網絡的噪聲分析 100
5.2.1 二端口網絡的噪聲分析 100
5.2.2 MOS晶體管最小噪聲係數的計算 102
5.3 CMOS低噪聲放大器的基本電路結構和技術指標 104
5.3.1 CMOS低噪聲放大器的幾種電路結構 105
5.3.2 CMOS低噪聲放大器的技術指標 106
5.4 THUWB低噪聲放大器設計實例 107
5.4.1 近年來關於UWB LNA的研究現狀 107
5.4.2 UWB LNA的電路設計 107
5.4.3 寬帶輸入阻抗匹配與噪聲匹配 107
5.4.4 平衡輸出的實現 108
5.4.5 電路仿真 108
5.5 本章小結 109
習題 110
參考文獻 111
第6章 CMOS射頻放大器 113
6.1 概述 113
6.2 射頻放大器的穩定性 113
6.2.1 絕對穩定 113
6.2.2 穩定性判定的依據和方法 114
6.2.3 條件穩定 117
6.3 CMOS射頻放大器設計 118
6.3.1 基於最大增益的CMOS放大器設計 118
6.3.2 固定增益條件下的CMOS射頻放大器設計 122
6.4 CMOS寬帶放大器設計 126
6.4.1 寬帶放大器的帶寬約束 126
6.4.2 寬帶放大器設計 126
6.4.3 放大器帶寬擴展技術 129
6.5 射頻放大器的非線性 131
6.5.1 非線性數學模型 131
6.5.2 非線性參量 131
6.6 THUWB射頻接收機的主放大器設計實例 136
6.6.1 設計概述 136
6.6.2 指標要求 136
6.6.3 主放大器集成電路設計 137
6.6.4 參數選取與設計優化 139
6.6.5 芯片照片 140
6.6.6 測試 141
6.7 本章小結 142
習題 143
參考文獻 144
第7章 CMOS射頻混頻器 145
7.1 概述 145
7.2 混頻原理 145
7.2.1 線性時變原理 145
7.2.2 上、下變頻 146
7.2.3 鏡像頻率 149
7.2.4 複數混頻 150
7.3 混頻器指標 152
7.4 CMOS混頻器結構 153
7.4.1 飽和區MOSFET混頻器 153
7.4.2 簡單開關混頻器 154
7.4.3 MOS管電壓開關型混頻器 156
7.4.4 電流開關型混頻器 158
7.5 線性化技術與噪聲分析 160
7.5.1 MOSFET的非線性 160
7.5.2 線性化技術 162
7.5.3 混頻器的噪聲分析 163
7.6 下變頻混頻器設計實例 165
7.6.1 設計指標 165
7.6.2 設計 166
7.6.3 仿真 170
7.7 本章小結 171
習題 171
參考文獻 172
第8章 CMOS射頻振盪器 173
8.1 概述 173
8.2 振盪器的主要指標 173
8.2.1 普通振盪器指標 173
8.2.2 壓控振盪器指標 174
8.3 振盪器的工作原理 175
8.3.1 正反饋與巴克豪森條件 175
8.3.2 負阻的概念及負阻式振盪器 177
8.4 環形振盪器 179
8.5 LC振盪器 179
8.5.1 三點式LC振盪器 180
8.5.2 差分LC振盪器 185
8.6 壓控振盪器 186
8.6.1 可變電容器件 186
8.6.2 壓控振盪器的結構和相位域模型 188
8.7 振盪器的干擾和相位噪聲 188
8.7.1 振盪器的干擾 188
8.7.2 振盪器的相位噪聲 188
8.7.3 相位噪聲產生的機理 189
8.8 相位噪聲帶來的問題與設計優化 191
8.8.1 對鄰近信道造成的干擾 191
8.8.2 倒易混頻 192
8.8.3 對星座圖的影響 193
8.8.4 設計優化 193
8.9 4～6 GHz寬頻帶CMOS LC壓控振盪器設計實例 195
8.9.1 選擇電路結構 196
8.9.2 選取部分器件 198
8.9.3 設計低噪聲LDO結構 202
8.9.4 芯片測試 203
8.10 本章小結 206
習題 207
參考文獻 208
第9章 CMOS射頻功率放大器 210
9.1 概述 210
9.2 技術指標 210
9.3 負載牽引設計方法 212
9.4 非開關型射頻功放分類 213
9.4.1 A類功率放大器 213
9.4.2 B類功率放大器 215
9.4.3 C類功率放大器 217
9.4.4 AB類功率放大器 219
9.5 開關型射頻功放分類 219
9.5.1 D類功率放大器 219
9.5.2 E類功率放大器 219
9.5.3 F類功率放大器 220
9.6 CMOS工藝的射頻功放面臨的問題 220
9.7 CMOS射頻功放的設計方法 222
9.7.1 採用差分結構 222
9.7.2 採用Cascode技術 222
9.7.3 應用鍵合線電感 223
9.7.4 採用輸出級阻抗優化技術 223
9.7.5 採用功率合成技術 224
9.8 線性化技術 225
9.8.1 功率放大器的非線性分析 225
9.8.2 線性化技術 226
9.9 本章小結 228
習題 229
參考文獻 229
第10章 CMOS射頻鎖相環與頻率合成器 231
10.1 概述 231
10.2 鎖相環原理 231
10.2.1 鎖相環的組成 231
10.2.2 鎖相環的相位模型 235
10.3 鎖相環的主要專業術語 236
10.4 電荷泵鎖相環 237
10.4.1 鑒頻鑒相器與電荷泵 237
10.4.2 電荷泵鎖相環的動態特性 238
10.4.3 Type Ⅰ和Type Ⅱ型鎖相環 239
10.4.4 Type Ⅱ型鎖相環的非理想因素 240
10.5 頻率合成器 242
10.5.1 頻率合成器的技術指標及原理 242
10.5.2 變模分頻頻率合成器 243
10.5.3 多環頻率合成器 244
10.5.4 小數分頻頻率合成器 245
10.5.5 直接數字頻率合成器 246
10.6 S波段頻率合成器設計實例 247
10.6.1 設計指標 247
10.6.2 鑒頻鑒相器設計 247
10.6.3 電荷泵設計 248
10.6.4 壓控振盪器設計 250
10.6.5 分頻器設計 254
10.6.6 整體電路及仿真 258
10.7 本章小結 259
習題 260
參考文獻 260
第11章 版圖匹配設計、ESD防護設計、接地設計及電磁兼容 262
11.1 概述 262
11.2 版圖匹配設計 262
11.2.1 造成失配的原因 262
11.2.2 設計的規則及方法 263
11.2.3 版圖佈局設計的關鍵問題 268
11.3 ESD防護設計 269
11.3.1 ESD概述 269
11.3.2 ESD測試模型 269
11.3.3 ESD防護基本原理 270
11.3.4 ESD防護元件 271
11.3.5 ESD防護電路 274
11.3.6 ESD 版圖設計 278
11.4 接地設計 278
11.4.1 接地概述 278
11.4.2 常見的接地問題 278
11.4.3 直流地與交流地 279
11.4.4 “零阻抗”電容 279
11.4.5 正確的接地設計 280
11.5 電磁兼容 281
11.5.1 電磁兼容概述 281
11.5.2 天線效應 281
11.5.3 數/模混合集成電路電磁兼容 285
11.6 本章小結 286
習題 286
參考文獻 287
第12章 射頻集成電路的測試 289
12.1 概述 289
12.2 潔淨間的防靜電管理 289
12.3 常用測試設備簡介 290
12.3.1 在芯片測試探針台 290
12.3.2 其他測試儀器 291
12.3.3 鍵合與封裝設備 294
12.4 測試步驟與方法 295
12.4.1 測試概述 295
12.4.2 射頻放大器的S參數測量 295
12.4.3 低噪聲放大器的噪聲係數測量 298
12.4.4 其他參量測試模型 301
12.4.5 測試遇到的問題 303
12.4.6 去嵌入處理 303
12.4.7 測試結果的後處理與分析方法 305
12.5 射頻頻段均衡器芯片測試實例 306
12.5.1 測試內容 306
12.5.2 芯片測試 306
12.6 本章小結 309
習題 309
參考文獻 310