本书以 Xilinx Zynq-7000 系列 FPGA 为平台,以 Verilog HDL 和 C/ C++语言为基础,结合作者多年 的教学经验,系统介绍了 FPGA 基础知识及 Zynq 架构、Verilog HDL 语法规则、组合/ 时序逻辑电路一般 设计方法、数字逻辑电路 HDL 设计、Zynq SoC 嵌入式开发及 Vitis HLS 使用方法等内容。 全书以 PYNQZ2 开发板为硬件平台,以 Vivado、Vitis 和 Vitis HLS 为开发工具,由浅入深、循序渐进,通过多个精心设 计的实际案例讲解,让读者逐步掌握基于 HDL 的 FPGA 设计、Zynq SoC 嵌入式开发以及 Vitis HLS IP 生 成与优化等 FPGA 设计与开发主流方法。 本书以实例为主线,注重理论与实践相结合,可以作为高等院校通信工程、自动化控制工程、电子工 程及其他相近专业的教材,也可作为 FPGA 爱好者的参考用书。
