滿額折
Verilog數字系統設計與FPGA應用（簡體書）
- 系列名：21世紀高等學校規劃教材．電子信息
- ISBN13：9787302280392
- 出版社：清華大學出版社(大陸)
- 作者：趙倩; 葉波; 林麗萍; 周多; 王曉華
- 裝訂／頁數：平裝／325頁
- 規格：23.5cm*16.8cm (高/寬)
- 版次：1
- 出版日：2012/11/01
相關商品
商品簡介
目次
商品簡介
《21世紀高等學校規劃教材．電子信息：Verilog數字系統設計與FPGA應用》按照Verilog數字系統設計的前端設計流程編寫，從Verilog HDL語言、HDL編碼指南、邏輯證到測試平臺，在此基礎上對當前主流Altera FPGA/CPLD器件的應用進行介紹，並對片上可編程系統行深入探討。本書內容由淺入深，循序漸進，既容易入門，又能深入到集成電路設計領域。
本書可作為電子、計算機等信息類專業高年級本科生及研究生的教材，也可以作為集成電路設計FPGA開發工程師的技術參考書。．
本書可作為電子、計算機等信息類專業高年級本科生及研究生的教材，也可以作為集成電路設計FPGA開發工程師的技術參考書。．
目次
第1章 緒論
1.1 集成電路設計技術的發展
1.2 Verilog HDL和VHDL
1.2.1 Verilog HDL和VHDL的發展歷史
1.2.2 Verilog HDL和VHDL的比較
1.3 FPGA/CPLD簡介
1.3.1 可編程邏輯器件的發展歷史
1.3.2 PAL/GAL
1.3.3 CPLD
1.3.4 FPGA
1.3.5 CPLD與FPGA的區別
1.3.6 SOPC
習題1
第2章 Verilog HDL基礎
2.1 Verilog HDL的基本單元：模塊
2.1.1 簡單Verilog HDL程序實例
2.1.2 Verilog HDL程序的基本結構
2.1.3 邏輯功能描述
2.2 Verilog HDL基本語法
2.2.1 詞法規定
2.2.2 常量及其表示
2.2.3 變量的數據類型
2.3 運算符及表達式
2.3.1 算術運算符
2.3.2 位運算符
2.3.3 縮位運算符
2.3.4 關係運算符
2.3.5 等式運算符
2.3.6 邏輯運算符
2.3.7 移位運算符
2.3.8 位拼接運算符
2.3.9 條件運算符
2.3.10 優先級別
2.4 過程語句
2.4.1 initial語句
2.4.2 always語句
2.5 塊語句
2.5.1 串行塊begin-end
2.5.2 並行塊fork-join
2.6 賦值語句
2.6.1 連續賦值
2.6.2 過程賦值
2.7 條件語句
2.7.1 if-else語句
2.7.2 case語句
2.7.3 條件的描述完備性
2.8 循環語句
2.8.1 forever語句
2.8.2 repeat語句
2.8.3 while語句
2.8.4 for語句
2.8.5 disable語句
2.9 task和function說明語句
2.9.1 task說明語句
2.9.2 function說明語句
2.9.3 task和function說明語句的不同點
2.10 編譯嚮導
2.10.1 宏定義語句、define
2.10.2 文件包含語句、include
2.10.3 條件編譯命令、ifdef、else、endif
2.10.4 時間尺度命令、timescale
2.11 Verilog HDL設計舉例
2.11.1 組合邏輯電路描述
2.11.2 時序邏輯電路
2.12小結
習題2
第3章 Verilog HDL常用的建模方式
3.1 Verilog HDL常用的建模描述方式
3.1.1 結構化建模描述方式
……
第4章 有限狀態機設計
第5章 Verilog代碼編寫風格
第6章 邏輯驗證與測試平臺
第7章 邏輯綜合與靜態時序分析
第8章 Altera FPGA/CPLD器件及編程配置
第9章 數字電路與系統的設計實例
第10章 可編程片上系統
附錄A 常用EDA軟件使用指南
附錄B DE2介紹
參考文獻．
1.1 集成電路設計技術的發展
1.2 Verilog HDL和VHDL
1.2.1 Verilog HDL和VHDL的發展歷史
1.2.2 Verilog HDL和VHDL的比較
1.3 FPGA/CPLD簡介
1.3.1 可編程邏輯器件的發展歷史
1.3.2 PAL/GAL
1.3.3 CPLD
1.3.4 FPGA
1.3.5 CPLD與FPGA的區別
1.3.6 SOPC
習題1
第2章 Verilog HDL基礎
2.1 Verilog HDL的基本單元：模塊
2.1.1 簡單Verilog HDL程序實例
2.1.2 Verilog HDL程序的基本結構
2.1.3 邏輯功能描述
2.2 Verilog HDL基本語法
2.2.1 詞法規定
2.2.2 常量及其表示
2.2.3 變量的數據類型
2.3 運算符及表達式
2.3.1 算術運算符
2.3.2 位運算符
2.3.3 縮位運算符
2.3.4 關係運算符
2.3.5 等式運算符
2.3.6 邏輯運算符
2.3.7 移位運算符
2.3.8 位拼接運算符
2.3.9 條件運算符
2.3.10 優先級別
2.4 過程語句
2.4.1 initial語句
2.4.2 always語句
2.5 塊語句
2.5.1 串行塊begin-end
2.5.2 並行塊fork-join
2.6 賦值語句
2.6.1 連續賦值
2.6.2 過程賦值
2.7 條件語句
2.7.1 if-else語句
2.7.2 case語句
2.7.3 條件的描述完備性
2.8 循環語句
2.8.1 forever語句
2.8.2 repeat語句
2.8.3 while語句
2.8.4 for語句
2.8.5 disable語句
2.9 task和function說明語句
2.9.1 task說明語句
2.9.2 function說明語句
2.9.3 task和function說明語句的不同點
2.10 編譯嚮導
2.10.1 宏定義語句、define
2.10.2 文件包含語句、include
2.10.3 條件編譯命令、ifdef、else、endif
2.10.4 時間尺度命令、timescale
2.11 Verilog HDL設計舉例
2.11.1 組合邏輯電路描述
2.11.2 時序邏輯電路
2.12小結
習題2
第3章 Verilog HDL常用的建模方式
3.1 Verilog HDL常用的建模描述方式
3.1.1 結構化建模描述方式
……
第4章 有限狀態機設計
第5章 Verilog代碼編寫風格
第6章 邏輯驗證與測試平臺
第7章 邏輯綜合與靜態時序分析
第8章 Altera FPGA/CPLD器件及編程配置
第9章 數字電路與系統的設計實例
第10章 可編程片上系統
附錄A 常用EDA軟件使用指南
附錄B DE2介紹
參考文獻．
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。