系統級FPGA設計與應用（簡體書）

《微電子與集成電路技術叢書:系統級FPGA設計與應用》基于信息時代的特征和發展需求,分析并比較了各種可編程技術和可編程器件的特點,闡述了系統級FPGA的優越性,并介紹可編程邏輯器件的基礎知識、基本原理和軟硬件協同設計方法。《微電子與集成電路技術叢書:系統級FPGA設計與應用》并不從已有的商用FPGA器件和軟件工具的角度介紹系統級FPGA的結構和應用技術,而是從可編程性這項核心技術出發,介紹了實現可編程性的底層硬件結構、設計數字電路所需要的eda算法和軟硬件協同設計技術,然後以商用FPGA器件和軟件工具作為示例說明。這樣可以把握商用器件結構及其開發環境的技術途徑、發展趨勢以及與其他信息技術的融合與交互過程。
《微電子與集成電路技術叢書:系統級FPGA設計與應用》共有7章。在第1章介紹數字信息技術平臺後,第2章開始介紹與軟件可編程性相對的各種硬件可編程技術和可編程硬件資源結構。第3章從通用型cpu的編譯流程出發,介紹基于FPGA的數字電路設計流程和邏輯綜合、工藝映射、布局布線、時序分析、基于jtag的在線分析技術等內容。第4章和第5章分別介紹基于系統級FPGA的嵌入式系統的硬件和軟件設計方法,主要討論常見的微處理器、片上總線和自定義外設電路的設計方法和嵌入式系統軟件開發技術。第6章介紹基于FPGA的可重構系統及其設計方法。第7章通過一個嵌入式系統設計實例對前面各章所學到的知識進行應用。《微電子與集成電路技術叢書:系統級FPGA設計與應用》附錄部分還提供了一些上機材料。
《微電子與集成電路技術叢書:系統級FPGA設計與應用》適合高等院校或研究機構電子信息和計算機技術專業高年級大學生或研究生閱讀,同樣可供通信、機電類研究生、大學教師、電子電路設計和測試工程師等參考。

王伶俐，英國愛丁堡Napier大學博士，曾在可編程芯片供應商Altera公司工作。2005年人才引進到復旦大學專用集成電路與系統國家重點實驗室工作。主要從事FPGA軟硬件系統的教學、研究和應用開發。所負責的項目資助來源于美國、加拿大、日本、瑞士的國際合作，以及核高基重大專項、國家自然科學基金、863計劃、教育部留學回國人員基金、上海市浦江人才計劃、上海市白玉蘭人才基金等。2007年作為“適用于數據通路應用的可編程邏輯器件及其軟件系統”主要完成人獲得教育部科技進步二等獎。
周學功，復旦大學專用集成電路與系統國家重點實驗室助理研究員。2007年畢業于復旦大學計算機與信息技術系，獲理學博士學位。主要研究方向為FPGA軟件系統開發、可重構嵌入式系統體系結構、支持可重構計算的操作系統等。
王穎，2009年獲復旦大學博士學位，現為復旦大學專用集成電路與系統國家重點實驗室博士後研究人員。曾進行系統級設計方法學以及軟／硬件協同設計研究，參與多項國家重點項目及基金項目的研究工作。目前主要研究方向為可重構計算系統設計技術、支持可重構計算的操作系統擴展以及應用驅動的可重構異構多核處理器體系結構研究。

《微電子與集成電路技術叢書:系統級FPGA設計與應用》特色：《微電子與集成電路技術叢書:系統級FPGA設計與應用》側重于系統級FPGA的內核硬件結構，RTL級硬件編譯的基本算法，基于FPGA的嵌入式操作系統和可重構系統設計基本的原理。具體內容包括：第一，信息時代對并行計算的需求和系統級FPGA的并行陣列化硬件結構。從CPU、GPU、DSP和其他多核并行芯片的發展趨勢理解FPGA內核的硬件結構，突出FPGA是細粒度的通用并行計算平臺，第二，基于FPGA的數字電路設計原理。介紹利用RTL級硬件描述語言的邏輯綜合、工藝映射、布局布線和時序分析等基本算法。第三，基于FPGA的嵌入式系統硬件和軟件設計。介紹設備驅動的層次結構和自定義外設的開發，充分理解軟硬件的底層接口技術。最後，介紹基于FPGA的嵌入式操作系統及其可重構系統設計。理解嵌入式操作系統的基本特點和軟硬件任務模型及其管理方式，討論動態部分可重構系統的設計技術。《微電子與集成電路技術叢書:系統級FPGA設計與應用》附錄提供一些學生上機用的實驗材料，有助于本科生和研究生的實踐開發和動手能力的培養。

第1章 數字信息技術平臺
1.1 數字信息時代的發展需求
1.1.1 信息時代的來臨及其特征
1.1.2 信息的度量與變換處理
1.1.3 半導體技術和數字集成電路的發展
1.1.4 集成電路的現場可編程性需求
1.2 存儲器和現場可編程性
1.3 基于通用微處理器的信息處理技術
1.4 dsp技術及其應用
1.5 專用數字集成電路設計
1.6 系統級fpga計算平臺的特點
1.7 本書結構
習題
參考文獻

第2章 系統級fpga硬件結構
2.1 pld和fpga的整體結構
2.1.1 傳統pld器件的單元結構
2.1.2 數據通路與fpga
2.2 常用的硬件可編程技術
2.2.1 配置數據和用戶數據的區別
2.2.2 基于存儲的配置技術
2.3 經典fpga的硬件結構
2.3.1 可編程邏輯單元
2.3.2 可編程互連結構
2.3.3 可編程io單元
2.4 系統級fpga結構特點
2.4.1 嵌入式存儲器
2.4.2 嵌入式微處理器軟硬核比較
2.4.3 嵌入式dsp模塊
2.5 可編程邏輯單元結構比較
習題
參考文獻

第3章 基于fpga的數字電路設計
3.1 高級描述語言編譯和芯片版圖生成流程
3.1.1 基于通用處理器的軟件編譯流程
3.1.2 基于eda工具的數字電路設計流程
3.2 基于fpga的數字電路設計流程
3.3 基于lut的fpga工藝映射
3.3.1 枚舉算法
3.3.2 邏輯單元塊打包
3.3.3 邏輯再綜合
3.4 時序驅動的布局布線和物理綜合時序優化技術
3.4.1 時序驅動布局與布線
3.4.2 物理綜合技術
3.5 時序分析
3.5.1 動態時序仿真和靜態時序分析
3.5.2 時序圖
3.5.3 延時計算
3.5.4 關鍵路徑
3.5.5 建立時間和保持時間檢查與分析
3.6 基于jtag的在線分析技術
3.6.1 jtag基本結構和原理
3.6.2 基于jtag軟掃描鏈的在線分析方法
3.7 asic和fpga設計規范比較
習題
參考文獻

第4章 基于fpga的嵌入式系統硬件設計
4.1 嵌入式系統及其fpga實現
4.1.1 fpga在嵌入式系統中的應用
4.1.2 fpga在可編程片上系統設計中的應用
4.2 嵌入式微處理器
4.2.1 arm
4.2.2 powerpc
4.2.3 nios?
4.2.4 microblaze和picoblaze
4.3 片上總線
4.3.1 avalon總線
4.3.2 amba總線
4.3.3 coreconnect總線
4.3.4 wishbone總線
4.3.5 四種片上總線的比較
4.4 自定義外設電路的設計
4.4.1 自定義外設的結構
4.4.2 基于xilinxfpga的外設接口設計實例
4.4.3 基于alterafpga的外設接口設計實例
4.5 基于alterafpga的嵌入式系統硬件設計
4.5.1 sopcbuilder簡介
4.5.2 sopcbuilder設計流程
4.6 基于xilinxfpga的嵌入式系統硬件設計
4.6.1 platformstudio簡介
4.6.2 platformstudio設計流程
習題
參考文獻

第5章 基于fpga的嵌入式系統軟件開發
5.1 嵌入式系統軟件開發概述
5.2 嵌入式系統軟件結構
5.3 嵌入式系統軟件開發工具
5.4 自定義外設驅動設計
5.4.1 設備驅動程序的層次結構
5.4.2 基于alterafpga的外設驅動設計實例
5.4.3 基于xilinxfpga的外設驅動設計實例
5.5 altera與xilinx的軟件設計工具
5.5.1 alteranios?ide
5.5.2 xilinxplatformstudio和sdk
習題
參考文獻

第6章 基于fpga的可重構系統
6.1 可重構計算概述
6.2 可重構系統及其分類
6.2.1 系統耦合方式
6.2.2 可重構單元粒度
6.2.3 系統重構方式
6.3 模塊化的部分可重構系統設計方法
6.3.1 設計方法
6.3.2 設計流程
6.4 可重構系統設計實例
6.5 本章小結
習題
參考文獻

第7章 系統級fpga綜合設計實例
7.1 de2開發板簡介
7.2 應用實例硬件設計
7.2.1 系統架構設計
7.2.2 頂層模塊實現
7.3 自定義外設及其驅動程序設計
7.3.1 sram接口組件
7.3.2 七段數碼顯示組件
7.3.3 i2c接口組件
7.3.4 音頻輸入/輸出接口組件
7.4 軟件設計
參考文獻
附錄a 七段數碼管顯示設計實驗
附錄b 七段數碼管計數實驗
附錄c 字符串滾動顯示實驗
附錄d 英文縮寫對照表

從計算機結構的角度來看，他們于1946年完成的ENIAC計算機雖然可以大大地提高運算速度，但是存在兩大缺點：?沒有存儲器；?它用布線接板進行控制，甚至要搭接幾天才能完成具體的任務。這樣計算機的速度優勢就不能得到有效發揮。而EDVAC計算機的主要思想是把計算程序也作為存儲器內的數據自動處理，而不是通過手工操作來連接相應的電路。具體來說，在硬件結構方面，EDVAC方案明確規定計算機由五個部分組成：運算器、邏輯控制器、存儲器、輸入和輸出設備。如上一節所述，存儲器為計算機提供了現場可編程性的硬件基礎。如果存儲器內部存儲的不只是用戶數據，還包括計算機執行的指令碼，并且在計算機運行過程中這部分數據是不會改變的，那么計算機的數據和程序本身均可以進行自動編程，而不需要外面用戶的干預。這也是馮·諾依曼體系結構的存儲程序思想。在數據存儲方面，用戶數據和可執行程序都以二進制（而不是十進制）的方式存放到存儲器中，這樣就可以充分利用二進制邏輯電路的效率和可靠性。
從馮·諾依曼體系的硬件結構可以發現，這種通用性所付出的代價就是計算和存儲在結構上的隔離，從而導致了“存儲墻”等問題。換句話說，馮·諾依曼結構把運行可執行程序的ALU計算單元和數據存儲單元在核心架構上就分開了。隨著半導體工藝的進步，單個晶體管的成本急劇下降，存儲單元和計算單元的硬件成本和60多年前相比已經變得非常便宜。但是由結構造成的存儲和計算之間的通信瓶頸成為進一步提高計算效率的主要障礙。我們從第2章的圖2-6就可以發現FPGA已經很好地突破了這種結構上的限制。即使從底層硬件電路結構優化的角度來看，由于早期限制電路工作速度的因素主要是門電路單元的延時，而不是互連延時，因此那時電路性能的優化主要側重于單元門電路，而不是互連延時。