相關商品
商品簡介
目次
商品簡介
本書系統地介紹了基于EDA技術和VHDL硬件描述語言，將VHDL的基礎知識、編程技巧和實用方法與實際工程開發技術在先進的EDA設計平臺——Quartus Ⅱ上很好地結合起來，使讀者能通過本書的學習迅速地了解并掌握EDA技術的基本理論和工程開發實用技術，并為后續的深入學習和發展打下堅實的理論與實踐基礎。 依據高校課堂教學和實驗操作的規律與要求，并以提高學生的實際工程設計能力為目的，全書內容作了恰當的編排，共分6個部分：EAD技術的概率；FPGA/CPLD器件的結構原理；VHDL實用技術；QuartusⅡ及IP核的詳細使用方法；基于VHDL的16位CPU設計技術；基于MATLAB和DSP Builder平臺的詳細的EDA設計技術和大量實用系統設計標例。除個別章節外，各章都安排了相應的習題和針對性強的實驗和設計示例，書中列舉的VHDL示例，都經編譯通過或經硬件測試。 本書主要面向高等院校本、專科EDA技術和VHDL語言基礎課，推薦作為電子工程、通信、工業自動化、計算機應用技術、電子對抗、儀器儀表、數字信號或圖像處理等學科專業與相關的實驗指導課的授課教材或主要參考書，同時也可作為電子設計競賽、FPGA開發應用的自學參考書。 對于授課教師還能獲贈本書CAI教學課件與實驗指導課件。
目次
第1章 概述
1.1 電子設計自動化技術及其發展
1.2 電子設計自動化應用對象
1.3 VHDL
1.4 EAD的優勢
1.5 面向FPGA的開流程
1.6 Quartus Ⅱ概述
1.7 IP核
1.8 EAD技術的發展趨勢
第2章 PLD硬件特性與編程技術
2.1 PLD概述
2.2 低密度PLD可編程原理
2.3 CPLD的結構與可編程原理
2.4 FPGA的結構與工作原理
2.5 硬件測試技術
2.6 PFGA/CPLD產品概述
2.7 編程與配置
第3章 VHDL基礎
3.1 VHDL基本語未能
3.2 時序電路描述
3.3 全加器的VHDL的描述
3.4 計數器設計
3.5 一般計數器的VHDL設計方法
3.6 數據對象
3.7 IF語句概述
3.8 進程語句歸納
3.9 并行賦值語句概述
3.10 雙向和三態電路信號賦值
3.11 仿真延時
習題
第4章 Quartus Ⅱ使用方法
第5章 VHDL狀態機
第6章 16位CLSC CPU設計
第7章 VHDL語句
第8章 VHDL結構
第9章 DSP Builder設計初步
第10章 DSP Builder設計深入
參考文獻
1.1 電子設計自動化技術及其發展
1.2 電子設計自動化應用對象
1.3 VHDL
1.4 EAD的優勢
1.5 面向FPGA的開流程
1.6 Quartus Ⅱ概述
1.7 IP核
1.8 EAD技術的發展趨勢
第2章 PLD硬件特性與編程技術
2.1 PLD概述
2.2 低密度PLD可編程原理
2.3 CPLD的結構與可編程原理
2.4 FPGA的結構與工作原理
2.5 硬件測試技術
2.6 PFGA/CPLD產品概述
2.7 編程與配置
第3章 VHDL基礎
3.1 VHDL基本語未能
3.2 時序電路描述
3.3 全加器的VHDL的描述
3.4 計數器設計
3.5 一般計數器的VHDL設計方法
3.6 數據對象
3.7 IF語句概述
3.8 進程語句歸納
3.9 并行賦值語句概述
3.10 雙向和三態電路信號賦值
3.11 仿真延時
習題
第4章 Quartus Ⅱ使用方法
第5章 VHDL狀態機
第6章 16位CLSC CPU設計
第7章 VHDL語句
第8章 VHDL結構
第9章 DSP Builder設計初步
第10章 DSP Builder設計深入
參考文獻
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。