數字邏輯EDA設計與實踐（第2版）：MAX+plusII與QuartusII雙劍合壁（簡體書）

全書以數字邏輯電路和系統設計為主線，結合豐富的實例，按照由淺入深的學習規律，逐步引入相關EDA技術和工具，通俗易懂，重點突出。適合作為EDA技術、數字邏輯基礎設計、課程設計的教材和指導書，也可作為高年級本科生、研究生教學及電子設計工程師技術培訓用書，也可供從事數字邏輯電路和系統設計的電子工程師參考。
本書是作者多年從事“數字邏輯”課程教學及EDA工程實踐的總結，也是湖北省教育廳教學研究項目“計算機學科教育中的分級實踐教學模式研究（20050343）”的研究成果之一，本書的體系經過了多年的本科教學實踐的檢驗，效果很好，滿足教育部高等學校計算機科學與技術專業教學指導委員會于2008年10月發布的《高等學校計算機科學與技術本科專業實踐教學體系與規范》。在本書的修訂過程中，中國地質大學教授、博士生導師王典洪博士，解放軍理工大學理學院電子技術實驗中心主任夏漢初高級工程師，武漢工業學院計算機與信息工程系“數字邏輯”課題組的全體老師均提出了許多珍貴意見，并給予了大力支持和鼓勵，在此對他們的幫助表示衷心感謝。

第1章　EDA概述
1.1　EDA技術及其發展
1.1.1 EDA技術的發展歷程
1.1.2 EDA技術的主要內容
1.1.3 EDA技術的發展趨勢
1.2　硬件描述語言
1.3　EDA技術的層次化設計方法與流程
1.3.1　EDA技術的層次化設計方法
1.3.2　基于EDA技術的數字邏輯系統設計流程
1.4 EDA技術在“數字邏輯”課程中的應用
1.5 EDA軟件簡介
1.6　互聯網上的EDA資源
習題
第2章　可編程邏輯基礎
2.1　可編程邏輯器件的發展歷程及特點
2.1.1 可編程邏輯器件的發展歷程
2.1.2　可編程邏輯器件的特點
2.2　可編程邏輯器件的分類
2.2.1　按集成度分類
2.2.2　按編程特性分類
2.2.3　按結構分類
2.3　簡單PLD原理
2.3.1 PLD中陣列的表示方法
2.3.2 PROM
2.3.3 PLA器件
2.3.4 PAL器件
2.3.5 GAL器件
2.4 CPLD
2.4.1 CPLD的基本結構
2.4.2 Altera公司MAX系列CPLD簡介
2.5 FPGA
2.5.1　FPGA的基本結構
2.5.2　Ahera公司FPGA系列FLEX 10K器件的結構
2.5.3　嵌入陣列塊
2.5.4　邏輯陣列塊
2.5.5　邏輯單元
2.5.6　快速通道互連
2.5.7　輸入輸出單元
2.6　可編程邏輯器件的發展趨勢
2.6.1 下一代可編程邏輯器件硬件上的四大發展趨勢
2.6.2　下一代EDA開發軟件的發展趨勢
2.7　Ahera公司的CPLD/FPGA產品概述
習題
第3章　MAX 4-plus Ⅱ開發工具
3.1　MAX+plus Ⅱ的主要特點
3.2　MAX+plus Ⅱ軟件設計流程
3.2.1　設計輸入
3.2.2　設計處理
3.2.3　設計校驗
3.2.4　器件編程
3.2.5　聯機求助
3.3　MAX+plus Ⅱ在組合電路設計中的應用
3.3.1　建立圖形設計文件
3.3.2　設計項目編譯
3.3.3　設計項目校驗
3.3.4　引腳鎖定
3.3.5 器件編程下載與硬件測試
3.4　MAX+plusⅡ在時序邏輯電路設計中的應用
3.4.1　設計輸入
3.4.2　設計項目校驗
3.4.3 引腳鎖定
3.4.4　器件編程下載與硬件測試
3.5　參數可設置Altera宏功能模塊的應用
3.5.1　基于LPM—COUNTER的數控分頻器設計
3.5.2　基于LPM—ROM的4位乘法器設計
3.5.3　基于Ahera兆功能塊的4位流水線加法器的設計
3.6　MAX+plus Ⅱ設計實例
3.7　實驗
實驗3—1　原理圖輸入設計8位加法器
實驗3—2　4—16線譯碼器的EDA設計
　……
第5章　Quartus Ⅱ開發系統
第6章　數字系統的EDA設計
附錄A　GW48EDA系統使用說明
附錄B　電子資源說明
參考文獻