EDA技術與實驗（簡體書）

本書共分9章，分別介紹了Ahera公司迄今為止最新器件的結構、Ahera公司沒計套件Quartus Ⅱ 7.0和基於NiosⅡ的SOPC系統構建方法，給出了基於臺灣友晶公司DE2和康芯公司GW48實驗板的設計實例。第4章從實例人手，介紹了Verilog語言常用的命令及語法結構。第5章給出了HDL編碼優化方法和編碼規範。第6章的DSP硬件實現算法和第9章的FPGA工程應用實例來源于作者及所在的課題組多年來的工程實際開發項目。
本書總結了近幾年FPGA開發設計的經驗，力求給出FPGA設計的一些較高級設計技巧和實用的設計方法，使設計人員和學生在科研開發、畢業設計及電子競賽中獲得啟發和幫助。

第1章　概述
1.1 EDA技術的發展
1.1.1 EDA技術的基本特徵
1.1.2 EDA技術的發展
1.2　嵌入式系統簡介
1.2.1　嵌入式系統定義
1.2.2　嵌入式系統分類
　1.3 IP核
1.4 SOPC技術
第2章 Ahera公司可編程邏輯器件簡介
2.1 CycloneⅡ器件
2.2 Cyclone Ⅲ器件
2.3 Stratix Ⅲ器件
第3章 Quartus Ⅱ
3.1 Quartus Ⅱ軟件介紹
3.1.1 QuartusⅡ的主要功能
3.1.2 QuartusⅡ的設計流程
3.2 DE2介紹
3.2.1 DE2開發平臺
3.2.2 DE2控制面板
3.3　應用實例一：4位加法器
3.4　應用實例二：正弦信號發生器
3.4.1　頂層VHDL文件設計
3.4.2　正弦信號數據ROM定制
3.5　應用實例三：VGA顯示及SRAM讀寫實例
第4章　Verilog語言
4.1 Verilog概述
4.1.1 Verilog HDL簡介
4.1.2 Verilog HDL語言的特點
4.1.3 Verilog HDL的描述風格
4.2 Verilog HDL結構
4.3　運算符
4.4　數據選擇器
4.5　編碼器和譯碼器
4.6　數字相關器
4.7　計數器
4.8　狀態機
第5章　HDL編碼指南
5.1　概述
5.2　基本編碼方法
5.3　可移植性編碼
5.4　時鐘和Reset信號設計指南
5.5　可綜合性編碼
5.6　可綜合劃分
第6章　DSP硬件算法實現
6.1　數字濾波算法FPGA實現
6.1.1 FIR濾波器
6.1.2 IIR濾波器
6.1.3 FIR及IIR數字濾波器實現
6.2 FFT和DCT變換
6.2.1 FFl　算法
6.2.2 DCT變換的FPGA實現
6.3　雙模式CORDIC算法的FPGA實現
6.3.1 CORDIC算法簡介
6.3.2 CORDIC算法原理
6.3.3 CORDIC算法的FPGA實現
6.3.4　仿真結果與分析
6.4　全數字鎖相環（DPLL）FPGA實現
6.4.1　數字鎖相環簡介
6.4.2　數字鎖相環原理
6.4.3　數字鎖相環的實現
6.5 CRC校驗
6.5.1 CRC校驗碼原理
6.5.2 CRC校驗碼編碼
6.5.3 CRC校驗碼的Verilgo實現
第7章　基於Nios Ⅱ的SOPC系統
7.1 SOPC簡介
7.2 Nios Ⅱ嵌入式軟核處理器
7.2.1 NiosⅡ處理器特性
7.2.2　可配置軟核處理器
7.3 Nios Ⅱ處理器架構
7.3.1 寄存器文件
7.3.2 ALU算術邏輯單元
7.3.3 異常控制器和中斷控制器
7.3.4 存儲器和I／O組織
7.4 Avalon存儲器映射橋接器
第8章　NiosⅡ系統設計實驗
8.1　NiosⅡ系統設計所需要的開發工具
8.2　開發平臺及工具簡要介紹
8.3　設計實例一：點亮7段LED數碼管
8.4　設計實例二：自定義PWM組件設計
第9章　FPGA工程應用實例
9.1　數據采集與濾波系統
9.2　電機控制器模塊設計
9.2.1　SPWM技術
9.2.2　SPWM技術的FPGA實現
9.2.3　數字PID控制模塊設計
9.3　DDS設計計
9.3.1 DDS技術原理
9.3.2 DDS模塊的1WGA實現
9.4　圖像處理算法設計
9.4.1　數字圖像采集FPGA實現
9.4.2　3×3中值濾波算法的FPGA實現
9.4.3　簡單圖像增強算法的FPGA實現
9.5　ModelSim仿真實驗：三角波發生器
附錄
附錄1 GW48教學實驗系統簡介
附錄2 DE2實驗板引腳對照表
附錄3 Xinlinx公司FPGA器件配置電路
附錄4 Altera公司FPGA配置電路原理圖
參考文獻