相關商品
商品簡介
名人/編輯推薦
目次
商品簡介
《圖靈電子與電氣工程從書：FPGA權威指南》是目前最實用的FPGA 類圖書的精華集粹，全書共12 章，內容涵蓋FPGA 設計基礎知識以及FPGA 設計全流程。本書重點突出，實用性強，所列實例均經過驗證。
名人/編輯推薦
《圖靈電子與電氣工程從書：FPGA權威指南》適合電子工程師閱讀，也可作為高等院校相關專業師生的參考指南。
本書囊括了硬件工程師必知必會的FPGA設計與開發的知識與方法。編著者從Newnes出版社的優秀FPGA類圖書中精選出FPGA設計最佳內容，集結成本書。這些內容的選擇標準是能禁受住時間的考驗，以及與當代FPGA設計問題的關聯程度高。本書涵蓋了從設計基礎到最優化的開發技術等FPGA相關主題。除了具體講解設計技術和實踐外，還討論了各種解決FPGA設計問題的方法，以及如何用理論指導設計實踐。
本書主要內容包括：
■VHDL設計；
■存儲器建模；
■集成處理器；
■實施DSP功能；
■嵌入式媒體處理。
本書內容全面、重點突出、實用性強，既可供電子電氣類本科生和研究生參考，又可作為電子電氣工程師和研究人員的工作手冊。
本書囊括了硬件工程師必知必會的FPGA設計與開發的知識與方法。編著者從Newnes出版社的優秀FPGA類圖書中精選出FPGA設計最佳內容，集結成本書。這些內容的選擇標準是能禁受住時間的考驗，以及與當代FPGA設計問題的關聯程度高。本書涵蓋了從設計基礎到最優化的開發技術等FPGA相關主題。除了具體講解設計技術和實踐外，還討論了各種解決FPGA設計問題的方法，以及如何用理論指導設計實踐。
本書主要內容包括：
■VHDL設計；
■存儲器建模；
■集成處理器；
■實施DSP功能；
■嵌入式媒體處理。
本書內容全面、重點突出、實用性強，既可供電子電氣類本科生和研究生參考，又可作為電子電氣工程師和研究人員的工作手冊。
目次
第1章 FPGA結構比較
1.1 一點提醒
1.2 一些背景信息
1.3 反熔絲、SRAM與其他
1.3.1 基于SRAM的器件
1.3.2 基于SRAM器件的安全問題和解決方案
1.3.3 基于反熔絲的器件
1.3.4 基于EPROM的器件
1.3.5 基于E2PROM/FLASH的器件
1.3.6 FLASH-SRAM混合器件
1.3.7 小結
1.4 細粒度、中等粒度和粗粒度體系結構
1.5 基于MUX與基于LUT的邏輯塊
1.5.1 基于MUX的體系結構
1.5.2 基于LUT的體系結構
1.5.3 基于MUX還是基于LUT
1.5.4 3、4、5或6輸入LUT
1.5.5 LUT、分布式RAM與移位寄存器
1.6 CLB、LAB與slice
1.6.1 Xilinx邏輯單元
1.6.2 Altera邏輯部件
1.6.3 slicing和dicing
1.6.4 CLB和LAB
1.6.5 分布式RAM和移位寄存器
1.7 快速進位鏈
1.8 嵌入式RAM
1.9 嵌入式乘法器、加法器和MAC等
1.10 嵌入式處理器核(硬核與軟核)
1.10.1 微處理器硬核
1.10.2 微處理器軟核
1.11 時鐘樹和時間管理器
1.11.1 時鐘樹
1.11.2 時鐘管理器
1.12 通用I/O
1.12.1 可配置I/O標準
1.12.2 可配置I/O阻抗
1.12.3 核電壓與I/O電壓
1.13 吉比特收發器
1.14 IP硬核、IP軟核與IP固核
1.15 系統門與實際門
1.16 FPGA年齡
第2章 設計技巧、原則與指導
2.1 硬件描述語言
2.2 自頂向下設計
2.2.1 使用HDL
2.2.2 書面設計規范
2.2.3 分配資源
2.2.4 設計劃分
2.2.5 設計靈活性與優化
2.2.6 可重用性
2.2.7 布局規劃
2.2.8 驗證
2.2.9 了解體系結構
2.3 同步設計
2.3.1 同步設計五原則
2.3.2 競爭條件
2.3.3 延遲相關邏輯
2.3.4 保持時間違例
2.3.5 毛刺
2.3.6 門控時鐘
2.3.7 異步信號與亞穩態
2.3.8 允許使用異步邏輯的情況
2.4 浮動節點
2.5 總線競爭
2.6 獨熱狀態編碼
2.7 可測性設計
2.8 測試冗余邏輯
2.8.1 什么是冗余邏輯
2.8.2 怎樣測試冗余邏輯
2.9 初始化狀態機
2.10 可觀測節點
2.11 掃描技術
2.12 內建自測試
2.13 特征分析
2.14 小結
第3章 VHDL基礎
3.1 引言
3.2 實體:模型接口
3.2.1 實體定義
3.2.2 端口
3.2.3 通用屬性語句
3.2.4 常數
3.2.5 實體舉例
3.3 構造體:模型行為
3.3.1 構造體的基本定義
3.3.2 構造體聲明
3.3.3 構造體語句
3.4 進程:VHDL中的基本功能單元
3.5 基本變量類型和操作符
3.5.1 常數
3.5.2 信號
3.5.3 變量
3.5.4 布爾操作符
3.5.5 算術操作符
3.5.6 比較操作符
3.5.7 移位函數
3.5.8 拼接
3.6 判斷與循環
3.6.1 if-then-else語句
3.6.2 case語句
3.6.3 for語句
3.6.4 while循環
3.6.5 exit語句
3.6.6 next語句
3.7 層次化設計
3.7.1 函數
3.7.2 包
3.7.3 元件
3.7.4 過程
3.8 調試模型
3.9 基本數據類型
3.9.1 基本類型
3.9.2 數據類型: bit
3.9.3 數據類型: Boolean
3.9.4 數據類型: 整數
3.9.5 數據類型: 字符型
3.9.6 數據類型: 實數
3.9.7 數據類型: 時間
3.10 小結
第4章 存儲器建模
4.1 存儲器陣列
4.1.1 Shelor方法
4.1.2 VITAL_Memory包
4.2 存儲器功能建模
4.2.1 使用行為模型方法
4.2.2 使用VITAL2000方法
4.3 VITAL_Memory路徑延遲
4.4 VITAL_Memory時序約束
4.5 預加載存儲器
4.5.1 行為存儲器預加載
4.5.2 VITAL_Memory預加載
4.6 其他類型存儲器的建模
4.6.1 同步靜態RAM
4.6.2 DRAM
4.6.3 SDRAM
4.7 小結
第5章 同步狀態機設計與分析
5.1 引言
5.2 時序狀態機模型
……
第6章 嵌入式處理器
第7章 數字信號處理
第8章 嵌入式音頻處理基礎
第9章 嵌入式視頻與圖像處理基礎
第10章 利用Simulink中的框圖設計流式FPGA應用
第11章 梯形圖與功能框圖編程
第12章 定時器
索引
1.1 一點提醒
1.2 一些背景信息
1.3 反熔絲、SRAM與其他
1.3.1 基于SRAM的器件
1.3.2 基于SRAM器件的安全問題和解決方案
1.3.3 基于反熔絲的器件
1.3.4 基于EPROM的器件
1.3.5 基于E2PROM/FLASH的器件
1.3.6 FLASH-SRAM混合器件
1.3.7 小結
1.4 細粒度、中等粒度和粗粒度體系結構
1.5 基于MUX與基于LUT的邏輯塊
1.5.1 基于MUX的體系結構
1.5.2 基于LUT的體系結構
1.5.3 基于MUX還是基于LUT
1.5.4 3、4、5或6輸入LUT
1.5.5 LUT、分布式RAM與移位寄存器
1.6 CLB、LAB與slice
1.6.1 Xilinx邏輯單元
1.6.2 Altera邏輯部件
1.6.3 slicing和dicing
1.6.4 CLB和LAB
1.6.5 分布式RAM和移位寄存器
1.7 快速進位鏈
1.8 嵌入式RAM
1.9 嵌入式乘法器、加法器和MAC等
1.10 嵌入式處理器核(硬核與軟核)
1.10.1 微處理器硬核
1.10.2 微處理器軟核
1.11 時鐘樹和時間管理器
1.11.1 時鐘樹
1.11.2 時鐘管理器
1.12 通用I/O
1.12.1 可配置I/O標準
1.12.2 可配置I/O阻抗
1.12.3 核電壓與I/O電壓
1.13 吉比特收發器
1.14 IP硬核、IP軟核與IP固核
1.15 系統門與實際門
1.16 FPGA年齡
第2章 設計技巧、原則與指導
2.1 硬件描述語言
2.2 自頂向下設計
2.2.1 使用HDL
2.2.2 書面設計規范
2.2.3 分配資源
2.2.4 設計劃分
2.2.5 設計靈活性與優化
2.2.6 可重用性
2.2.7 布局規劃
2.2.8 驗證
2.2.9 了解體系結構
2.3 同步設計
2.3.1 同步設計五原則
2.3.2 競爭條件
2.3.3 延遲相關邏輯
2.3.4 保持時間違例
2.3.5 毛刺
2.3.6 門控時鐘
2.3.7 異步信號與亞穩態
2.3.8 允許使用異步邏輯的情況
2.4 浮動節點
2.5 總線競爭
2.6 獨熱狀態編碼
2.7 可測性設計
2.8 測試冗余邏輯
2.8.1 什么是冗余邏輯
2.8.2 怎樣測試冗余邏輯
2.9 初始化狀態機
2.10 可觀測節點
2.11 掃描技術
2.12 內建自測試
2.13 特征分析
2.14 小結
第3章 VHDL基礎
3.1 引言
3.2 實體:模型接口
3.2.1 實體定義
3.2.2 端口
3.2.3 通用屬性語句
3.2.4 常數
3.2.5 實體舉例
3.3 構造體:模型行為
3.3.1 構造體的基本定義
3.3.2 構造體聲明
3.3.3 構造體語句
3.4 進程:VHDL中的基本功能單元
3.5 基本變量類型和操作符
3.5.1 常數
3.5.2 信號
3.5.3 變量
3.5.4 布爾操作符
3.5.5 算術操作符
3.5.6 比較操作符
3.5.7 移位函數
3.5.8 拼接
3.6 判斷與循環
3.6.1 if-then-else語句
3.6.2 case語句
3.6.3 for語句
3.6.4 while循環
3.6.5 exit語句
3.6.6 next語句
3.7 層次化設計
3.7.1 函數
3.7.2 包
3.7.3 元件
3.7.4 過程
3.8 調試模型
3.9 基本數據類型
3.9.1 基本類型
3.9.2 數據類型: bit
3.9.3 數據類型: Boolean
3.9.4 數據類型: 整數
3.9.5 數據類型: 字符型
3.9.6 數據類型: 實數
3.9.7 數據類型: 時間
3.10 小結
第4章 存儲器建模
4.1 存儲器陣列
4.1.1 Shelor方法
4.1.2 VITAL_Memory包
4.2 存儲器功能建模
4.2.1 使用行為模型方法
4.2.2 使用VITAL2000方法
4.3 VITAL_Memory路徑延遲
4.4 VITAL_Memory時序約束
4.5 預加載存儲器
4.5.1 行為存儲器預加載
4.5.2 VITAL_Memory預加載
4.6 其他類型存儲器的建模
4.6.1 同步靜態RAM
4.6.2 DRAM
4.6.3 SDRAM
4.7 小結
第5章 同步狀態機設計與分析
5.1 引言
5.2 時序狀態機模型
……
第6章 嵌入式處理器
第7章 數字信號處理
第8章 嵌入式音頻處理基礎
第9章 嵌入式視頻與圖像處理基礎
第10章 利用Simulink中的框圖設計流式FPGA應用
第11章 梯形圖與功能框圖編程
第12章 定時器
索引
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。