滿額折
商品簡介
商品簡介
本書根據電子信息類課程理論教學和實踐教學要求，以提高數字系統設計能力為目的，系統完整地闡述EDA技術、FPGA/CPLD器件、Verilog HDL語言和相關數字系統設計技術。全書以Quartus Prime、ModelSim軟件為工具，按"器件-軟件-語言-案例”為主線展開，內容緊貼教學和科研實際，以可綜合的設計為重點，通過諸多精選設計案例，闡述數字系統設計的方法與技術，由淺入深介紹Verilog工程開發的知識與技能。全書案例豐富，富於啟發性，並全部基於目標板進行了驗證。
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。