Architectures ADPLL entièrement personnalisées à haute résolution et faible gigue

Toutes les PLL num廨iques sont consid廨嶪s comme un remplacement efficace en raison de la grande immunit?des circuits num廨iques aux variations de PVT. Cependant, les ADPLL souffrent d'un probl鋗e de faible r廥olution et de gigue/ bruit de phase 幨ev? en plus des probl鋗es fondamentaux li廥 ?la complexit?des proc嶮ures de conception. Des 彋udes documentaires et des v廨ifications exp廨imentales ont permis de constater que les ADPLL existantes doivent encore relever certains d嶨is li廥 ?la r廥olution, ?la gigue et au bruit de phase. De m瘱e, il a 彋?constat?que les mod鋩es utilis廥 pour d嶰rire les ADPLL pr廥entaient des lacunes. ?cet 嶲ard, une classification approfondie des architectures ADPLL existantes a 彋?r嶧lis嶪. Certaines des architectures trouv嶪s dans la litt廨ature ont 彋?examin嶪s de mani鋨e critique par une nouvelle conception et une v廨ification par simulation ?diff廨ents niveaux de la conception avec un large 憝entail d'outils de simulation/幦ulation. Une analyse comparative a 彋?effectu嶪 et les lacunes de chaque architecture ont 彋?identifi嶪s de mani鋨e critique. Des m彋hodes pour am幨iorer la r廥olution et le bruit de phase ont 彋?propos嶪s et v廨ifi嶪s par simulation.