商品簡介
全書共分為兩大部分,第1部分重點討論了基本數字邏輯和組合邏輯,第2部分詳細闡述了時序邏輯和數字系統。具體內容包括:數制轉換,信號和開關量,基本邏輯電路的時序分析方法和故障排查技術、CPLD設計方法、組合邏輯電路、布爾代數和邏輯表達式化簡、組合邏輯電路應用(如奇偶檢驗、算術運算和碼制轉換等),TTI,和CMOS邏輯電路,觸發器和時序邏輯分析,各種常規數字集成芯片參數和應用,計數器和移位寄存器,555定時器,摸擬量與數字量轉換的基本原理以及ADC和DAC集成轉換器,半導體、磁介質和光學存儲器及其應用,微處理器的軟硬件結構,微控制器8051的相關知識等。
本書可供工程技術類和計算機科學類專業的學生及教師使用,也可作為工程技術人員的參考用書。
目次
1.1 數字量與模擬量
1.2 模擬量的數字表示
1.3 十進制(基數10)
1.4 二進制(基數2)
1.5 十一二進制轉換
1.6 八進制(基數8)
1.7 八進制轉換
1.8 十六進制(基數16)
1.9 十六進制轉換
1.10 BCD碼
1.1l 數制比較
1.12 ASCII碼
1.13 數制的應用
2 數字信號與開關
2.1 數字信號
2.2 時鐘波定時
2.3 串行表示
2.4 並行表示
2.5 電路開關
2.6 繼電器開關
2.7 二極管開關
2.8 晶體管開關
2.9 TTL集成電路
2.10 開關電路的MultiSIM仿真
2.11 CMOS集成電路
2.12 表面安裝器件
3 基本邏輯門
3.1 與 門
3.2 或 門
3.3 時序分析
3.4 允許和禁止功能
3.5 集成邏輯門的應用
3.6 故障排查技術簡介
3.7 反相器
3.8 與非門
3.9 或非門
3.10 利用邏輯門產生波形
3.11 集成邏輯門的應用
3.12 基本邏輯門總結與IEEE/IEC標準邏輯符號
4 可編程邏輯器件:Altera公司和Xilinx公司生產的CPLD與FPGA
4.1 PLD的設計流程
4.2 PLD的結構
4.3 應用PLD實現基本邏輯電路設計
5 布爾代數與化簡
5.1 組合邏輯
5.2 布爾代數定律和運算規則
5.3 應用布爾代數進行組合邏輯電路化簡
5.4 德·摩根定理
5.5 與非門和或非門的通用性
5.6 利用與一或一非門實現乘積和表達式
5.7 卡諾圖
5.8 系統設計應用
5.9 CPI.D設計應用
6 異或門與同或門
6.1 異或門
6.2 同或門
6.3 奇偶發生器/校驗器
6.4 系統設計應用
6.5 CPLD設計應用
7 算術運算與電路
7.1 二進制運算
7.2 二進制補碼
7.3 二進制補碼運算
7.4 十六進制運算
7.5 BCD碼運算
7.6 算術運算電路
7.7 4位全加器集成電路
7.8 系統設計應用
7.9 算術/邏輯單元
7.10 CPLD設計應用
8 代碼轉換器、多路轉換器和多路分配器
8.1 比較器
8.2 譯碼
8.3 編碼
8.4 代碼轉換器
8.5 多路轉換器
8.6 多路分配器
8.7 系統設計應用
8.8 CPLD設計應用
9 邏輯電路類型與工作特性
10 觸發器和寄存器
11 數字電路設計的考慮因素
12 計數器和VHDL狀態機
13 移痊寄存器
14 多諧振蕩和555定時器
15 數-模轉換與模-數轉換
16 半導體存儲器、磁存儲器、光電存儲器
17 微處理器基礎
18 8051微控制器
19 附錄
部分習題答案
主題書展
更多主題書展
更多書展本週66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。
特別提醒:部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。
無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約45個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。
為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。