Xilinx可編程邏輯器件設計：技術詳解（簡體書）

本書系統、全面地介紹了基於Xilinx可編程邏輯器件設計的方法、理論和應用。全書共分11章，內容包括：可編程邏輯器件設計指南、可編程邏輯器件設計方法、VHDL高級設計技術、IP核設計技術、基於HDL的設計輸入、基於原理圖的設計輸入、設計綜合和行為仿真、設計實現和時序仿真、設計下載、ChipScope Pro調試工具、PlanAhead工具及應用。本書參考了大量的最新的設計資料，內容新穎，理論與應用并重，書中介紹了Xilinx可編程邏輯器件的許多關鍵設計方法和設計技術，將這些設計方法和設計技術的介紹有機地貫穿于完整的設計流程中。
本書可作為從事Xilinx可編程邏輯器件設計工程技術人員的參考用書，以及電子信息類專業本科高年級學生和研究生教學和科研用書，同時也可以作為Xilinx公司的培訓教材。

第1章　可編程邏輯器件設計流程導論
　1.1　設計流程概述
　1.2　設計輸入和綜合
1.2.1　層次化設計
1.2.2　原理圖輸入
1.2.3　HDL輸入和綜合
　1.3　設計實現
　1.4　設計驗證
1.4.1　仿真
1.4.2　靜態時序分析
1.4.3　電路驗證
　1.5　FPGA設計技巧概論
第2章　可編程邏輯器件設計方法
　2.1 可編程邏輯器件基礎
2.1.1 可編程邏輯器件概述
2.1.2 可編程邏輯器件的發展歷史
　2.2 PLD芯片製造工藝
　2.3 PLD芯片結構
2.3.1 CPLD原理及結構
2.3.2 FPGA原理及結構
2.3.3 CPLD和FPGA比較
2.3.4 PLD選擇原則
　2.4 Xilinx公司芯片簡介
2.4.1 Xilinx CPLD芯片介紹
2.4.2 Xilinx FPGA芯片介紹
2.4.3 Xilinx PROM芯片介紹
第3章　VHDL高級設計技術
　3.1 層次化設計
3.1.1 層次化設計的優缺點
3.1.2 在分層設計中使用綜合工具
　3.2 數據類型選擇
3.2.1 使用Std_logic（IEEE 1164）
3.2.2 聲明端口
3.2.3 端口聲明中的數組
　3.3 混合語言設計
　3.4 if和case語句比較
3.4.1 if語句設計描述
3.4.2 case語句設計描述
3.4.3 避免出現鎖存器
　3.5 邏輯結構設計
　3.6 邏輯復制和復用技術
3.6.1 邏輯復制技術
3.6.2 邏輯復用（共享）技術
　3.7 控制信號
3.7.1 全局置位/復位（GSR）
3.7.2 使用時鐘使能引腳代替門控時鐘
　3.8 寄存器、鎖存器、移位寄存器和RAMs的初始狀態
　3.9 有限自動狀態機設計
3.9.1 有限狀態機原理
3.9.2 有限狀態機分類
3.9.3 有限狀態機設計
　3.10 例化元件和FPGA原語
3.10.1 例化FPGA原語
3.10.2 例化核生成器模塊
　3.11 屬性和約束
　3.12 全局時鐘緩沖
　3.13 高級時鐘管理
　3.14 專用的全局置位/復位資源
　3.15 隱含編碼
　3.16 輸入和輸出的實現
　3.17 IOB寄存器和鎖存器
　3.18 實現操作符及產生模塊
3.18.1 DSP48中運算符實現和模型生成（Virtex-4和Virtex-5器件）
3.18.2 在乘法器中操作符實現和模型生成
3.18.3 計數器中操作符實現和模型生成
3.18.4 比較器中操作符實現和模型生成
3.18.5 編碼器和解碼器中操作符實現和模型生成
　3.19 存儲器實現
3.19.1 塊RAM實現
3.19.2 例化塊SelectRAM的編碼實例
3.19.3 推斷塊SelectRAM
3.19.4 Virtex-4和Virtex-5中的塊SelectRAM
3.19.5 實現分布式SelectRAM
3.19.6 實現ROMs
3.19.7 實現FIFOs
　3.20 實現移位寄存器
3.20.1 通用移位寄存器
3.20.2 實現線性反饋移位寄存器（LFSRs）
　3.21 實現多路復用器
　3.22 並行和流水線技術
3.22.1 並行設計技術
3.22.2 流水線設計技術
　3.23 同步和異步單元處理技術
3.23.1 同步單元處理技術
3.23.2 異步單元處理技術
第4章　IP核設計技術
第5章　基於HDL的設計輸入
第6章　基於原理圖的設計輸入
第7章　設計綜合和行為仿真
第8章　設計實現和時序仿真
第9章　設計下載
第10章　ChipScope Pro調試工具
第11章　PlanAhead工具及應用