EDA技術與應用教程（簡體書）

《EDA技術與應用教程》以培養讀者實際工程應用能力為目的，深入淺出地介紹了可編程邏輯器件、EDA工具軟件QuartusⅡ、硬件描述語言VHDL等EDA技術與應用的相關知識并給出了豐富的設計實例。
全書內容分為六章，首先對EDA技術進行了概述，然後比較全面地介紹了EDA技術的主要內容：EDA的硬件基礎FPGA/CPLD的結構與工作原理、產品及配置編程；EDA的設計軟件QuartusⅡ集成開發環境；EDA的主流表達方式硬件描述語言VHDL；接著通過實例用VHDL描述了基本數字單元電路；最後給出了幾個基于EDA技術的綜合性典型應用實例。各章配置了相應的習題和有較強針對性的實訓項目，使讀者通過學習與實踐後能初步了解和掌握EDA的基本內容及實用技術。
《EDA技術與應用教程》取材廣泛、內容新穎、注重應用、適用性強，可作為高職高專院校電子類、通信類、計算機類、自動化類等專業的教學用書，也可作為相關專業工程技術人員的參考用書。

《EDA技術與應用教程》是全國高職高專教育電子電氣類專業規劃教材之一。

第1章 EDA技術概述
1.1 EDA技術及其發展
1.2 EDA技術的主要內容
1.3 EDA的設計流程
1.4 常用EDA工具
本章小結
思考練習

第2章 可編程邏輯器件
2.1 可編程邏輯器件概述
2.1.1 可編程邏輯器件的基本結構
2.1.2 可編程邏輯器件的發展歷程
2.1.3 可編程邏輯器件的分類
2.1.4 CPLD與FPGA比較
2.2 CPLD的實現原理與典型結構
2.2.1 CPLD的邏輯實現原理
2.2.2 典型CPLD器件簡介——MAX3000A
2.3 FPGA的實現原理與典型結構
2.3.1 FPGA的邏輯實現原理
2.3.2 典型FPGA器件簡介——Cyclone
2.4 FPGA/CPLD產品概述
2.4.1 FPGA/CPLD產品主要廠商
2.4.2 Altera公司的可編程邏輯器件
2.4.3 Xilinx公司的可編程邏輯器件
2.4.4 Lattice公司的可編程邏輯器件
2.4.5 FPGA/CPLD的開發應用選擇
2.5 FPGA/CPLD器件的配置與編程
2.5.1 配置與編程工藝
2.5.2 下載電纜與接口
2.5.3 編程與配置模式
2.5.4 FPGA的配置方式
本章小結
思考練習
實訓項目

第3章 QuartusⅡ應用基礎
3.1 QuartusⅡ軟件概述
3.1.1 QuartusⅡ軟件簡介
3.1.2 QuartusⅡ功能特點
3.1.3 QuartusⅡ界面預覽
3.1.4 QuartusⅡ授權許可
3.2 QuartusⅡ設計流程
3.3 QuartusⅡ設計實例
3.3.1 建立工程文件
3.3.2 設計文件輸入
3.3.3 編譯工程文件
3.3.4 建立仿真測試的矢量波形文件
3.3.5 仿真并觀察RTL電路
3.3.6 分配引腳
3.3.7 編程下載與硬件測試
本章小結
思考練習
實訓項目

第4章 硬件描述語言VHDL
4.1 VHDL語言概述
4.1.1 VHDL簡介
4.1.2 VHDL優點
4.1.3 VHDL實例
4.2 VHDL程序結構
4.2.1 實體
4.2.2 結構體
4.2.3 庫
4.2.4 程序包
4.2.5 配置
4.3 VHDL語言要素
4.3.1 VHDL的文字規則
4.3.2 VHDL的數據對象
4.3.3 VHDL的數據類型
4.3.4 VHDL的操作符
4.3.5 VHDL的屬性
4.4 VHDL描述語句
4.4.1 順序描述語句
4.4.2 并行描述語句
4.5 VHDL描述風格
4.5.1 行為描述
4.5.2 數據流描述
4.5.3 結構描述
4.6 VHDL設計方法
4.6.1 電路模塊的劃分與工程文件夾的建立
4.6.2 設計底層電路模塊
4.6.3 設計電路頂層文件
4.6.4 編譯仿真頂層設計文件
4.6.5 下載頂層設計文件
本章小結
思考練習
實訓項目

第5章 基本數字單元設計
5.1 組合邏輯電路設計
5.1.1 運算電路設計
5.1.2 編碼器設計
5.1.3 譯碼器設計
5.1.4 數據選擇器設計
5.1.5 數據比較器設計
5.1.6 三態門及總線緩沖器設計
5.2 時序邏輯電路設計
5.2.1 觸發器設計
5.2.2 鎖存器設計
5.2.3 移位寄存器設計
5.2.4 計數器設計
5.3 狀態機設計
5.3.1 摩爾狀態機設計
5.3.2 米利狀態機設計
5.4 存儲器設計
5.4.1 只讀存儲器設計
5.4.2 隨機存儲器設計
本章小結
思考練習
實訓項目

第6章 EDA技術綜合應用
6.1 數字鐘的設計
6.1.1 設計要求
6.1.2 設計方案
6.1 _3模塊設計
6.1.4 仿真分析
6.2 數字頻率計的設計
6.2.1 設計要求
6.2.2 設計方案
6.2.3 模塊設計
6.2.4 仿真分析
6.3 函數信號發生器的設計
6.3.1 設計要求
6.3.2 設計方案
6.3.3 模塊設計
6.3.4 仿真分析
6.4 交通信號燈控制器的設計
6.4.1 設計要求
6.4.2 設計方案
6.4.3 模塊設計
6.4.4 仿真分析
6.5 數字電壓表設計
6.5.1 設計要求
6.5.2 設計方案
6.5.3 模塊設計
6.5.4 仿真分析
6.6 出租車計費系統
6.6.1 設計要求
6.6.2 設計方案
6.6.3 模塊設計
6.6.4 仿真分析
附錄 EDA實驗開發系統簡介
附錄A GW48系列EDA／SOPC系統使用說明
A.1 GW48教學實驗系統實驗電路結構圖
A.2 GW48結構圖信號與芯片引腳對照表
附錄B AlteraDE2開發板使用方法
B.1 AlteraDE2開發板的結構
B.2 DE2開發板與目標芯片的引腳連接
參考答案
參考文獻

3.設計處理
設計處理是EDA設計中的核心環節。在設計處理階段，編譯軟件對設計輸入文件進行邏輯化簡、綜合和優化，并適當地用一片或多片器件自動地進行適配，最後產生編程用的文件。設計處理主要包括編譯和檢查、優化和綜合、適配和分割、布局和布線、生成編程數據文件等過程。
（1）編譯和檢查
設計輸入完成之後，即可進行編譯。在編譯過程中，首先進行語法檢驗，如檢查原理圖的信號線有無漏接、信號有無雙重來源、文本輸入文件中關鍵詞是否正確等各種語法錯誤，并及時標出錯誤的類型及位置，供設計者修改。然後進行設計規則檢驗，檢查總的設計有無超出器件資源或規定的限制并將編譯報告列出，指明違反規則和潛在不可靠電路的情況以供設計者糾正。
（2）優化和綜合
設計優化主要包括面積優化和速度優化。面積優化的結果使得設計所占用的邏輯資源（門數或邏輯元件數）最少；速度優化的結果使得輸入信號經歷最短的路徑到達輸出，即傳輸延遲時間最短。綜合的目的是將多個模塊化設計文件合并為一個網表文件，并使層次設計平面化（即展平）。
（3）適配和分割
確定優化以後的邏輯能否與下載目標器件CPLD/FPGA中的宏單元和I/O單元適配，然後將設計分割為多個便于適配的邏輯小塊形式映射到器件相應的宏單元中。如果整個設計不能裝入一片器件時，則自動分割成多塊并裝入同一系列的多片器件中去。分割工作可以全部自動實現，也可以部分由用戶控制，還可以全部由用戶控制。分割時應使所需器件數目和用于器件之間通信的引腳數目盡可能少。