Xilinx FPGA設計權威指南(附光碟)（簡體書）
商品資訊
商品簡介
《EDA工程技術叢書：Xilinx FPGA設計權威指南》參考了Xilinx大量的最新設計資料，內容新穎，理論與應用並重，介紹了Xilinx可編程邏輯器件的許多新的設計方法和設計技術，並將這些設計方法和設計技術有機貫穿於完整的設計流程中。
《EDA工程技術叢書：Xilinx FPGA設計權威指南》可作為從事Xilinx可編程邏輯器件設計工程技術人員的參考用書，也可作為電子信息類專業高年級本科生和研究生的教學和科研用書，同時也可以作為Xilinx公司的培訓教材及工程技術人員的參考用書。
作者簡介
目次
第1章 Xilinx FPGA設計流程
1.1 設計流程
1.2 設計輸入和綜合
1.2.1 層次化設計
1.2.2 原理圖輸入
1.2.3 HDL輸入和綜合
1.3 設計實現
1.3.1 FPGA設計實現
1.3.2 CPLD設計實現
1.4 設計驗證
1.4.1 仿真
1.4.2 靜態時序分析
1.4.3 電路驗證
1.5 IP核複用技術
1.5.1 IP核分類
1.5.2 IP核優化
1.5.3 IP核生成
第2章 Xilinx FPGA結構及分類
2.1 CPLD原理及結構
2.1.1 功能塊
2.1.2 宏單元
2.1.3 快速連接矩陣
2.1.4 輸入輸出塊
2.2 FPGA原理及結構
2.2.1 查找表結構及功能
2.2.2 可配置邏輯塊
2.2.3 時鐘資源和時鐘管理單元
2.2.4 塊存儲器資源
2.2.5 互聯資源
2.2.6 專用的DSP模塊
2.2.7 輸入輸出塊
2.2.8 吉比特收發器
2.2.9 PCI-E模塊
2.2.10 XADC模塊
2.3 Xilinx可編程邏輯器件分類
2.3.1 Xilinx CPLD芯片介紹
2.3.2 Xilinx FPGA芯片介紹
2.3.3 Xilinx最新一代7系列
2.4 Xilinx配置存儲器
2.4.1 平臺Flash在系統可編程PROM
2.4.2 平臺Flash高密度存儲和配置器
第3章 HDL高級設計技術
3.1 HDL語言
3.1.1 HDL語言設計FPGA的優勢
3.1.2 使用HDL語言設計FPGA
3.2 混合語言設計支持
3.3 層次化設計
3.3.1 層次化設計的優缺點
3.3.2 在分層設計中使用綜合工具
3.4 選擇數據類型（只限於VHDL）
3.4.1 使用std_logic（IEEE 1164）
3.4.2 聲明端口
3.4.3 端口聲明中的數組
3.5 使用escale指令（只限於Verilog）
3.6 if和case描述比較
3.6.1 if設計描
3.6.2 case設計描述
3.6.3 避免出現鎖存器
3.7 邏輯結構設計
3.7.1 邏輯結構的分類及實現
3.7.2 數字信號處理中的邏輯結構
3.8 邏輯複製和複用技術
3.8.1 邏輯複製技術
3.8.2 邏輯複用（共享）技術
3.9 並行和流水技術
……
第4章 基於HDL設計輸入
第5章 基於原理圖的設計輸入
第6章 設計綜合和行為仿真
第7章 設計實現和時序防真
第8章 設計下載
第9章 ＣhipScope Pro調試工具
第10章 可重配置技術
第11章 處理器系統可重配置實現
第12章 基於ISE的數字/模擬混合系統設計
第13章 基於雙攝像頭的HDMI視頻系統的實現
附錄Nexys3的原理圖
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。