相關商品
商品簡介
商品簡介
Verilog HDL是一種使用廣泛的硬件描述語言,目前在國內無論是集成電路還是嵌入式設計的相關專業都會使用到這種硬件描述語言。市面上介紹Verilog HDL的教材非常廣泛,各有不同的偏重。 在第1版廣泛應用的基礎上,吸收了眾多讀者的寶貴建議,大幅完善了第2版內容。本書著重從設計角度入手,每章都力求讓讀者掌握一種設計方法,能夠利用本章知識進行完整的設計,從模塊的角度逐步完成對Verilog HDL語法的學習,從而在整體上掌握Verilog HDL語法。為了達到這個目的,每章中都會給出使用本章知識完成的實例,按照門級、數據流級、行為級、任務和函數、測試模塊、可綜合設計和完整實例的順序向讀者介紹Verilog HDL的語法和使用方式。書中出現的所有代碼均經過仿真,力求準確,另外配套有書中所有實例源文件和實例操作的視頻講解。
主題書展
更多書展本週66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。
特別提醒:部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。
無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約45個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。
為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。