FPGA原理與應用（簡體書）

本書從實用的角度出發，介紹了FPGA的基本原理和開發技術，包括FPGA的器件原理、Quartus集成開發環境、ModelSim 仿真軟件、FPGA開發流程、Verilog HDL硬件描述語言、IP核等內容。書中內容結合實際操作講解，便於理解和掌握。本書*後一章單獨給出了若干實驗案例和完整代碼，由淺入深，從基本實驗到綜合實例，幫助讀者真正掌握FPGA開發技術。本書既可作為高等學校FPGA相關課程的教材，也可作為FPGA技術開發人員的技術參考書。

前言第1章可編程邏輯設計概述1.1可編程邏輯設計簡介1.1.1可編程邏輯器件發展史1.1.2可編程邏輯器件特性1.1.3可編程邏輯器件應用領域1.1.4可編程邏輯器件產品分類1.2設計開發流程1.3常用開發環境和EDA工具1.3.1Xilinx系列開發環境和工具1.3.2Altera系列開發環境和工具第2章CPLD/FPGA結構原理2.1CPLD的原理與基本結構2.1.1邏輯塊2.1.2全域可編程佈線區2.1.3I/O塊2.2FPGA的原理與基本結構2.2.1FPGA的特點與分類2.2.2基於查找表的FPGA的基本原理 2.2.3FPGA的基本結構2.3CPLD與FPGA的比較2.4Altera FPGA器件系列2.4.1Altera性能器件2.4.2Altera低成本器件第3章Quartus Ⅱ 開發環境3.1軟件介紹 3.1.1軟件安裝3.1.2用戶界面3.1.3軟件的工具與功能3.2設計流程 3.2.1電路設計3.2.2綜合3.2.3佈局佈線3.2.4仿真3.2.5配置與下載3.3可支持擴展的EDA工具3.4DDS信號發生器電路設計第4章ModelSim仿真軟件4.1軟件介紹4.1.1軟件安裝4.1.2用戶界面4.1.3ModelSim仿真方式4.2仿真設計4.2.1基本仿真步驟4.2.2功能仿真4.2.3時序仿真4.3高級操作與應用第5章Verilog HDL概述與基本語法5.1Verilog HDL概述 5.1.1什麼是 Verilog HDL5.1.2Verilog HDL的產生和發展5.1.3不同層次的Verilog HDL抽象5.1.4Verilog HDL的特點5.2數據類型及運算符 5.2.1常量5.2.2變量5.2.3運算符5.3模塊結構及描述類型 5.3.1模塊結構5.3.2過程語句5.3.3塊語句5.3.4賦值語句5.4邏輯控制語句 5.4.1條件語句（if_else語句）5.4.2case語句5.4.3循環語句5.5系統任務與函數語句 5.5.1系統任務5.5.2函數5.5.3常用的系統任務和函數5.6Verilog HDL設計實例5.6.1語法總結5.6.2設計實例第6章IP核及其應用6.1IP概念及特點6.2鎖相環6.2.1鎖相環概述6.2.2項目要求6.2.3實現過程6.2.4代碼實現6.2.5仿真結果6.3ROM6.3.1項目要求6.3.2實現過程6.3.3代碼實現6.3.4仿真結果6.4RAM6.4.1項目要求6.4.2實現過程6.4.3代碼實現6.4.4仿真結果第7章設計與實驗7.1多路選擇器7.1.1基本原理7.1.2設計要求7.1.3模塊代碼7.1.4仿真測試7.1.5結果分析7.2分頻7.2.1基本原理7.2.2設計要求7.2.3模塊代碼7.2.4仿真測試7.2.5結果分析7.3BCD與二進制的轉換7.3.1基本原理7.3.2設計要求7.3.3模塊代碼7.3.4仿真測試7.3.5結果分析7.4數碼管顯示7.4.1基本原理7.4.2設計要求7.4.3模塊代碼7.4.4仿真測試7.4.5結果分析7.5VGA顯示驅動7.5.1VGA7.5.2VGA顯示原理7.5.3設計要求7.5.4模塊代碼7.5.5仿真測試7.5.6結果分析7.6循環LDPC編譯碼7.6.1基本原理7.6.2設計要求7.6.3模塊代碼7.6.4仿真測試7.6.5結果分析