計算機組成原理：基於MIPS結構（簡體書）

本書以MIPS微處理器為基礎， 從教學和實際應用的角度出發， 講述了計算機的基本組成和運行機制。 全書中通過對C語言和匯編語言的比較， 由淺入深地幫助讀者理解高級語言和機器語言、計算機軟件和硬件之間的關係， 使讀者對計算機的內部運行機制有一個整體的認識。 本書主要內容包括計算機系統概述、運算方法和運算器、存儲系統、總線技術、指令系統、中央處理器、輸入/輸出系統。 全書語言通俗易懂、內容全面、條理清晰， 突出實用性和先進性。
本書可作為高等院校電子工程、計算機工程和計算機科學專業“計算機組成原理”課程的教材， 也可作為電子系統設計技術人員的參考用書。

第1章 計算機系統概述 1
1.1 計算機系統的組成 1
1.1.1 計算機的基本概念 1
1.1.2 馮·諾依曼結構計算機 2
1.2 計算機的工作過程 4
1.3 計算機的性能指標 5
1.4 計算機系統的體系結構 7
1.4.1 計算機層次結構的劃分 7
1.4.2 計算機體系各層次的特點 8
1.5 計算機的發展 10
1.5.1 計算機的發展歷程 10
1.5.2 計算機的分類 11
1.5.3 計算機的應用 12
1.5.4 計算機展望 13
1.6 MIPS架構計算機 14
1.6.1 MIPS概述 14
1.6.2 MIPS機器的體系結構 16
習題 17
第2章 運算方法和運算器 18
2.1 數據的表示方法 18
2.1.1 C語言中基本數據類型的存儲 18
2.1.2 定點數的表示 20
2.1.3 浮點數的表示 28
2.1.4 非數值數據的表示 31
2.2 定點數的加減運算 35
2.2.1 補碼加法運算 35
2.2.2 補碼減法運算 38
2.2.3 補碼加減法硬件配置 39
2.2.4 MIPS中的加減法 39
2.3 定點數乘法運算 40
2.3.1 筆算乘法分析與改進 40
2.3.2 原碼乘法 41
2.3.3 補碼乘法 43
2.3.4 陣列乘法器 47
2.3.5 MIPS中的乘法 48
2.4 定點數除法運算 48
2.4.1 定點數除法運算分析 48
2.4.2 原碼除法 49
2.4.3 補碼除法 53
2.4.4 陣列除法器 56
2.4.5 MIPS中的除法 57
2.5 浮點數的運算 57
2.5.1 浮點加減運算 58
2.5.2 浮點乘除運算 61
2.5.3 浮點運算器 64
2.5.4 MIPS中的浮點運算 65
習題 66
第3章 存儲系統 68
3.1 概述 68
3.1.1 存儲器的分類 68
3.1.2 主存儲器的性能指標 70
3.1.3 存儲器的體系結構 71
3.1.4 數據的地址與數據的存儲順序 72
3.2 主存儲器的內部結構 73
3.2.1 存儲芯片的內部結構 73
3.2.2 半導體存儲芯片的譯碼驅動方式 74
3.2.3 主存儲器與CPU的連接 75
3.3 隨機訪問存儲器RAM 75
3.3.1 SRAM的工作原理 76
3.3.2 DRAM的工作原理 79
3.4 只讀存儲器ROM 84
3.4.1 掩膜型只讀存儲器MROM 84
3.4.2 可編程一次的只讀存儲器PROM 85
3.4.3 紫外線可擦除可編程只讀存儲器EPROM 85
3.4.4 電可擦除可編程只讀存儲器EEPROM 86
3.4.5 閃存FLASH 87
3.5 半導體存儲器擴展 88
3.5.1 位擴展 88
3.5.2 字擴展 89
3.5.3 存儲器擴展舉例 90
3.6 高速存儲器 93
3.6.1 雙端口存儲器 93
3.6.2 單體多字存儲器 95
3.6.3 多體交叉存儲器 96
3.6.4 相聯存儲器 98
3.7 高速緩沖存儲器 100
3.7.1 Cache工作原理 100
3.7.2 Cache-主存地址映射和變換 103
3.7.3 Cache 替換策略 111
3.7.4 Cache與主存的一致性 114
3.7.5 MIPS中的高速緩存 114
習題 115
第4章 總線技術 119
4.1 總線概述 119
4.1.1 總線分類 119
4.1.2 總線性能指標 121
4.1.3 總線設計規範 121
4.2 系統總線結構 122
4.2.1 單總線結構 122
4.2.2 雙總線結構 123
4.2.3 多總線結構 123
4.3 總線仲裁 124
4.4 總線的通信方式 127
4.5 總線的信息傳送 131
4.6 總線標準簡介 133
4.6.1 ISA總線 133
4.6.2 EISA總線 134
4.6.3 VESA局部總線 135
4.6.4 PCI總線 136
4.6.5 USB串行總線 139
習題 141
第5章 指令系統 143
5.1 指令系統概述 143
5.2 指令的格式 144
5.2.1 指令的基本格式 144
5.2.2 指令的操作碼格式 144
5.2.3 指令的地址碼格式 146
5.3 尋址方式 147
5.3.1 指令尋址 147
5.3.2 數據尋址 148
5.4 指令的分類 153
5.5 MIPS 32指令簡介 156
5.5.1 MIPS中的寄存器組 156
5.5.2 MIPS的指令格式 159
5.5.3 MIPS的尋址方式 161
5.6 常用MIPS彙編指令 162
5.6.1 數據傳送類指令 162
5.6.2 算術運算和邏輯運算指令 165
5.6.3 移位類指令 166
5.6.4 程序控制類指令 168
5.7 MIPS指令與C語言程序的關係 169
5.7.1 實現C語言簡單變量的運算 169
5.7.2 實現C語言中的數組訪問 170
5.7.3 實現C語言中的分支程序 170
5.7.4 實現C語言中的循環程序 173
5.7.5 實現子程序調用 176
習題 179
第6章 中央處理器 182
6.1 處理器概述 182
6.1.1 CPU功能 182
6.1.2 CPU的內部結構 183
6.1.3 CPU的指令周期 186
6.1.4 指令執行流程 187
6.2 MIPS模型機的基本構成 189
6.2.1 模型機的基本結構 189
6.2.2 模型機主要功能部件 190
6.3 建立模型機的數據通路 199
6.4 控制器的實現 216
6.4.1 組合邏輯控制器 217
6.4.2 微程序控制器 221
6.4.3 Verilog HDL實現控制器 224
6.4.4 指令周期與CPU執行時間 227
6.5 多週期CPU 230
6.5.1 指令周期的分配 230
6.5.2 多週期的數據通路 230
6.5.3 狀態機的建立 233
6.5.4 多週期控制器的實現 239
6.6 流水線CPU 241
6.6.1 流水線原理 241
6.6.2 MIPS的流水線 244
6.6.3 影響流水線性能的因素 246
6.6.4 流水線的多發技術 255
習題 257
第7章 輸入/輸出系統 261
7.1 概述 261
7.1.1 輸入/輸出系統的功能 261
7.1.2 輸入/輸出系統的組成 261
7.1.3 外圍設備與主機的連接方式 263
7.1.4 主機與I/O設備間信息傳送的控制方式 264
7.2 I/O接口 265
7.2.1 I/O接口的功能 265
7.2.2 I/O接口的基本結構 266
7.2.3 接口的編址方式 267
7.2.4 I/O接口的分類 268
7.2.5 MIPS機中I/O編址與訪問 269
7.3 直接程序控制 270
7.3.1 程序查詢方式的處理過程 271
7.3.2 程序查詢方式的接口 271
7.4 程序中斷控制 272
7.4.1 中斷的基本概念 273
7.4.2 中斷的完整過程 275
7.4.3 中斷方式接口 282
7.4.4 多級中斷技術 283
7.4.5 MIPS機中的中斷機制 290
7.5 DMA技術 294
7.5.1 DMA方式概述 294
7.5.2 DMA控制器的基本結構 296
7.5.3 DMA的工作過程 298
7.5.4 DMA控制器的類型 300
7.6 通道 302
7.6.1 通道概述 302
7.6.2 通道基本結構和工作過程 304
7.6.3 通道的類型 306
習題 309
參考文獻 312