計算機系統：嵌入式方法（簡體書）

這是一本從嵌入式角度探索計算硬件和軟件原理的綜合教科書。本書將逐步揭示如何在現實世界中運用這些計算原理構建計算機系統，從小型嵌入式設備到倉庫大小的計算機集群，以及這些概念是如何通過互聯網在全球範圍內相互連接的。《計算機系統：嵌入式方法》首先會完整地講述主要的硬件組件:包括處理器、內存、存儲設備與性能加速器；接著又充分探討操作系統、連接以及網絡。通過此書，您將瞭解計算機硬件和軟件是如何協同工作來支持無處不在的計算、物聯網、移動計算技術以及*小到*大的應用和程序。

探索從微型嵌入式設備推進到全球物聯網的現代計算機系統技術

出版者的話
譯者序
前言
致謝
關於作譯者
第1章　引言1
　1.1　計算機的進化1
　1.2　進化過程1
　1.3　計算機發展階段劃分4
1.3.1　第一代計算機4
1.3.2　第二代計算機5
1.3.3　第三代計算機5
1.3.4　第四代計算機6
1.3.5　第五代計算機7
　1.4　雲、普適、網格和超並行計算機7
　1.5　未來8
　1.6　小結10
第2章　基礎知識11
　2.1　計算機組成11
2.1.1　Flynn分類法11
2.1.2　連接方式12
2.1.3　計算機結構層次視圖13
　2.2　計算機基本原理13
　2.3　數字格式16
2.3.1　無符號二進制16
2.3.2　原碼17
2.3.3　反碼17
2.3.4　補碼17
2.3.5　移碼18
2.3.6　BCD碼19
2.3.7　定點數表示法19
2.3.8　符號擴展20
　2.4　算術運算20
2.4.1　加法20
2.4.2　並行進位傳遞加法器20
2.4.3　超前進位22
2.4.4　減法22
　2.5　乘法24
2.5.1　加法迭代法24
2.5.2　部分積方法25
2.5.3　移位加方法27
2.5.4　Booth和Robertson方法27
　2.6　除法29
　2.7　定點數格式的運算30
2.7.1　定點數的運算31
2.7.2　定點數的乘除32
　2.8　浮點數32
2.8.1　廣義浮點數33
2.8.2　IEEE754浮點標準33
2.8.3　IEEE754標準模式34
2.8.4　IEEE754數的範圍36
　2.9　浮點數處理38
2.9.1　IEEE754數的加減運算39
2.9.2　IEEE754數的乘除運算41
2.9.3　IEEE754中間格式41
2.9.4　舍入42
　2.10　小結42
　思考題43
第3章　CPU基礎45
　3.1　什麼是計算機45
　3.2　讓計算機為你服務45
3.2.1　程序存儲46
3.2.2　存儲架構46
3.2.3　程序傳輸47
3.2.4　控制單元48
3.2.5　微指令52
3.2.6　RISC和CISC的對比53
3.2.7　處理器實例――ARM55
3.2.8　關於ARM的更多內容56
　3.3　指令處理56
3.3.1　指令集57
3.3.2　取指和譯碼59
3.3.3　壓縮指令集63
3.3.4　尋址模式65
3.3.5　堆棧機和逆波蘭表示法67
　3.4　數據處理68
3.4.1　數據的格式和表達68
3.4.2　數據流71
3.4.3　數據存儲72
3.4.4　內部數據72
3.4.5　數據處理73
　3.5　自頂向下方法75
3.5.1　計算機的能力75
3.5.2　性能衡量和統計76
3.5.3　性能評估78
　3.6　小結79
　思考題80
第4章　處理器內部組成82
　4.1　內部總線結構82
4.1.1　程序員的角度82
4.1.2　分解互聯排列83
4.1.3　ADSP21xx總線排列84
4.1.4　數據與程序同時訪存84
4.1.5　雙總線體系結構86
4.1.6　單總線體系結構87
　4.2　算術邏輯單元88
4.2.1　ALU功能88
4.2.2　ALU設計89
　4.3　內存管理單元91
4.3.1　對虛擬存儲的需求91
4.3.2　MMU操作91
4.3.3　退回算法93
4.3.4　內部存儲碎片和片段93
4.3.5　外部碎片94
4.3.6　改進的MMU95
4.3.7　內存保護96
　4.4　cache97
4.4.1　直接相聯cache98
4.4.2　組相聯cache99
4.4.3　全相聯cache100
4.4.4　局部性原則100
4.4.5　cache替換算法102
4.4.6　cache性能104
4.4.7　cache一致性105
　4.5　協處理器107
　4.6　浮點運算單元107
　4.7　SIMD流指令擴展和多媒體擴展109
4.7.1　MMX109
4.7.2　MMX實現110
4.7.3　MMX的使用111
4.7.4　SIMD流指令擴展111
4.7.5　使用SSE和MMX111
　4.8　嵌入式系統中的協處理112
　4.9　小結112
　思考題113
第5章　提高CPU性能116
　5.1　加速116
　5.2　流水線117
5.2.1　多功能流水線118
5.2.2　動態流水線119
5.2.3　改變流水線模式119
5.2.4　數據相關冒險121
5.2.5　條件冒險122
5.2.6　條件分支123
5.2.7　編譯時流水線補償125
5.2.8　相對地址分支126
5.2.9　流水線的指令集補償127
5.2.10　運行時流水線補償128
　5.3　複雜指令集和精簡指令集130
　5.4　超標量體系結構130
5.4.1　簡單超標量130
5.4.2　多發送超標量132
5.4.3　超標量的性能133
　5.5　每週期的指令數133
5.5.1　不同體系結構的IPC133
5.5.2　IPC度量134
　5.6　硬件加速器135
5.6.1　零開銷循環135
5.6.2　地址處理硬件137
5.6.3　影子寄存器140
　5.7　分支預測140
5.7.1　分支預測的必要性141
5.7.2　單T位預測器142
5.7.3　雙位預測器143
5.7.4　計數器和移位器預測器145
5.7.5　局部分支預測器145
5.7.6　全域分支預測器148
5.7.7　G選擇預測器149
5.7.8　G共享預測器150
5.7.9　混合預測器151
5.7.10　分支目標緩衝152
5.7.11　基本代碼段153
5.7.12　分支預測總結154
　5.8　並行機器155
5.8.1　SISD向MIMD的演變157
5.8.2　為提高性能而採用並行159
5.8.3　其他並行