計算機體系結構簡明教程(RISC-V版)（簡體書）

前言

計算機體系結構又稱計算機系統結構。計算機體系結構的內容是高等學校計算機專業本科生的必修內容，其學習目的是以全面、系統的觀點來認識計算機系統，掌握分析和設計計算機系統的方法，同時進一步加強對其他專業知識的理解。

對於計算機體系結構課程，目前國內高校有兩種情況:

(1) 單獨設課，其前導課程為計算機組成原理，課程學時數一般不多。

(2) 不單獨設課，內容與計算機組成原理課程合併，統稱為計算機組成結構。

本書針對單獨設課的情況，主要圍繞“研究軟硬體功能分配，以及如何最佳、最合理地實現分配給硬體的功能”這個中心來講述，著重介紹計算機體系結構的基本概念、基本原理、基本結構和基本分析方法。本書共7章，內容包括計算機系統結構的基本概念、資料表示與指令系統、輸入輸出系統、存儲體系、流水線和向量處理機、並行處理機和互連網絡、多處理機和多計算機，力求反映出近幾十年來在體系結構上的重要進展，以及現代計算機系統的發展所採用的一些新技術和新的分析、設計方法。

目前國內計算機體系結構方面的教材不少，但教材內容普遍偏多、偏深、偏難，而隨著教學課時的減少，教材內容多與教學學時少之間的矛盾越來越突出。本書強調“簡明”兩字，盡可能壓縮內容，突出計算機體系結構的經典內容，以適應大多數學校的教學要求。同時，“計算機系統結構”是計算機領域中一個重要的二級學科，本書的相關內容在碩士學位研究生入學綜合考試中多有涉及，本書盡可能通俗易懂，適合自學，以適應相關考生的需要。

本書與國內外同類教材相比，最大的特色和創新點在於將開源指令集RISCV引入體系結構教材，首次將移動終端廣泛使用的ARM公司RISC嵌入式處理器體系結構實例內容加入書中，還增加了Intel公司嵌入式處理器以及多核處理器等新內容。隨著移動互聯網的發展，移動終端和多核處理器已經普及，這些新內容的加入使得本書不僅具有實用性，同時具有先進性。而且本書的每一章前都增加了學習指南，説明讀者瞭解各章的學習要求和重點、難點。

本書的第1章、第2章的2.0節～2.4節和第3章由蔣本珊編寫，第2章的2.5節～2.7節、第4章、第5章的5.0節～5.5節和第6章由馬忠梅編寫，第5章的5.6節由王娟編寫，第7章由鄭宏編寫。本書在寫作過程中還得到了Intel公司和ARM公司大學計畫和工程師的大力支持，在此表示衷心的感謝。

由於作者的水準有限，書中難免存在疏漏或不妥之處，懇請讀者批評指正。

作者2021年3月

目錄

第1章計算機系統結構的基本概念1

1.0學習指南1

1.1計算機系統的多級層次結構2

1.2計算機系統結構、組成和實現4

1.2.1計算機系統結構、組成和實現的定義4

1.2.2計算機系統結構、組成和實現的相互關係6

1.3軟硬體取捨與計算機系統的設計思路6

1.3.1軟硬體取捨的基本原則6

1.3.2計算機系統的設計思路7

1.4計算機設計的量化準則8

1.4.1計算機系統設計的定量原理8

1.4.2衡量計算機系統性能的主要標準10

1.4.3計算機性能的比較12

1.4.4計算機系統的性能評價14

1.5對系統結構的影響因素15

1.5.1軟件對系統結構的影響15

1.5.2器件和應用對系統結構的影響17

1.6系統結構中的並行性18

1.6.1並行性概念18

1.6.2並行處理系統的結構與多機系統的耦合度20

1.7計算機系統的分類21

1.7.1Flynn分類法21

1.7.2其他分類法24

習題125第2章資料表示與指令系統28

2.0學習指南28

2.1資料表示29

2.1.1資料表示與資料結構29

2.1.2高級資料表示292.1.3引入資料表示的原則34

2.2定址方式34

2.2.1定址方式分析34

2.2.2間接定址方式與變址定址方式的比較36

2.2.3程式在主存中的定位技術38

2.2.4信息分佈38

2.3指令系統的設計和優化39

2.3.1指令操作碼的優化39

2.3.2指令字格式的優化43

2.4指令系統的發展和改進44

2.4.1CISC和RISC44

2.4.2按CISC方向發展與改進指令系統44

2.4.3按RISC方向發展與改進指令系統45

2.4.4設計RISC的關鍵技術48

2.5典型的RISC處理器53

2.5.1ARM嵌入式處理器53

2.5.2MIPS嵌入式處理器55

2.5.3RISCV開源指令集架構56

2.6RISCV指令集57

2.6.1RISCV寄存器使用規範57

2.6.2RISCV的定址方式58

2.6.3RISCV的指令格式58

2.6.4RISCV的基本整數指令集RV32I59

2.6.5RISCV的乘法和除法指令集RV32M63

2.6.6RISCV的浮點指令集RV32F和RV32D64

2.7Intel嵌入式處理器65

2.7.1Atom處理器65

2.7.2Quark處理器65

習題266第3章輸入輸出系統69

3.0學習指南69

3.1輸入輸出系統概述69

3.2磁碟陣列70

3.2.1RAID簡介70

3.2.2RAID的分級71

3.3匯流排設計74

3.3.1匯流排特點74

3.3.2匯流排的資料寬度75

3.3.3匯流排定時控制75

3.3.4匯流排的集中仲裁方式76

3.3.5匯流排的分佈仲裁方式78

3.4通道處理機79

3.4.1通道的作用和功能79

3.4.2通道工作過程81

3.4.3通道的類型82

3.4.4通道中的資料傳送過程84

3.4.5通道的流量分析85

習題388第4章存儲體系91

4.0學習指南91

4.1存儲體系概念和並行存儲系統92

4.1.1存儲體系的引出92

4.1.2並行存儲系統93

4.1.3存儲體系定義和分支96

4.1.4存儲體系的性能參數98

4.1.5雙口RAM102

4.2虛擬存儲系統103

4.2.1虛擬存儲管理方式103

4.2.2頁式虛擬存儲系統構成109

4.2.3頁式虛擬存儲系統實現中的問題118

4.3高速緩衝內存122

4.3.1Cache存儲系統基本結構123

4.3.2地址映射和變換124

4.3.3替換算法的實現132

4.3.4Cache的透明性及性能分析134

4.4Cache主存輔存三級層次138

4.5ARM存儲系統139

習題4140第5章流水線和向量處理機144

5.0學習指南144

5.1重疊方式145

5.1.1重疊原理和一次重疊145

5.1.2相關處理147

5.2流水方式151

5.2.1基本概念151

5.2.2流水線處理機的主要性能155

5.2.3流水線調度160

5.2.4流水機器的相關處理和控制機構164

5.3向量的流水處理與向量流水處理機167

5.3.1向量的流水處理167

5.3.2向量流水處理機169

5.4指令級高度並行的超級處理機171

5.4.1超標量處理機171

5.4.2超流水線處理機174

5.4.3超標量超流水線處理機178

5.4.4三種指令級並行處理機性能比較181

5.4.5超長指令文書處理機182

5.5ARM流水線處理器舉例182

5.6RISCV流水線處理器簡化設計184

5.6.1流水線資料通路的實現185

5.6.2流水線控制器的實現195

5.6.3流水線相關以及解決方式196

習題5202第6章並行處理機和互連網絡206

6.0學習指南206

6.1並行處理機原理207

6.1.1並行處理機定義及特點207

6.1.2並行處理機的構形與特點207

6.2並行處理機的平行算法209

6.3互連網絡的基本概念215

6.3.1互連網絡的設計目標及互連函數215

6.3.2設計互連網絡時應考慮的問題217

6.4互連網絡的種類218

6.4.1靜態互連網絡218

6.4.2迴圈互連網絡220

6.4.3基本的單級互連網絡221

6.4.4多級互連網絡223

6.4.5全排列網絡228

6.5並行內存的無衝突訪問229

習題6231第7章多處理機和多計算機233

7.0學習指南233

7.1多處理機概念234

7.1.1多處理機定義234

7.1.2多處理機分類234

7.1.3多處理機特點和主要技術問題235

7.2多處理機結構237

7.2.1共享內存結構237

7.2.2分散式內存結構242

7.2.3大規模並行處理機243

7.2.4機群244

7.3多核處理器249

7.3.1多核處理器定義與結構249

7.3.2Intel多核處理器251

7.3.3AMD多核處理器253

7.3.4ARM多核處理器254

7.4多處理機的多Cache一致性256

7.4.1內存一致性定義256

7.4.2多Cache一致性問題的產生256

7.4.3多Cache一致性問題的解決方法258

7.5多處理機的機間互連形式263

7.6程式並行性265

7.6.1平行算法265

7.6.2程式段間的相關性分析266

7.6.3並行程序設計語言267

7.7多處理機的性能268

7.7.1基本模型269

7.7.2N臺處理機系統的基本模型270

7.8多處理機的作業系統272

7.8.1主從型作業系統272

7.8.2各自獨立型作業系統273

7.8.3浮動型作業系統273

習題7274

參考文獻276