Chapter 1. Introduction.
Chapter 2. Design using CMOS.
Chapter 3. ASIC design synthesis for combinational design (RTL using VHDL).
Chapter 4. ASIC Design and synthesis of complex combinational logic (RTL using VHDL).
Chapter 5. ASIC Design and synthesis of sequential logic (RTL using VHDL).
Chapter 6. ASIC design guidelines.
Chapter 7. ASIC RTL Verification.
Chapter 8. FSM using VHDL and synthesis.
Chapter 9. ASIC design improvement techniques.
Chapter 10. ASIC Synthesis using Synopsys DC.
Chapter 11. Design for Testability.
Chapter 12. Static timing analysis.
Chapter 13. Multiple Clock domain designs.
Chapter 14. Low power ASIC design.
Chapter 15. ASIC Physical design.
外文書商品之書封，為出版社提供之樣本。實際出貨商品，以出版社所提供之現有版本為主。部份書籍，因出版社供應狀況特殊，匯率將依實際狀況做調整。
無庫存之商品，在您完成訂單程序之後，將以空運的方式為你下單調貨。為了縮短等待的時間，建議您將外文書與其他商品分開下單，以獲得最快的取貨速度，平均調貨時間為1~2個月。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。
