Digitaler Entwurf von SDRAM auf Verilog

Entwurf eines synchronen dynamischen Direktzugriffsspeichers (SDRAM) mit 8 MB x 16 x 4-BAnk (512 MB) unter Verwendung der Hardware-Beschreibungssprache Verilog, der in jeder speicherbasierten Anwendung eingesetzt werden kann. Heutzutage verwenden Computer und andere elektronische Systeme, die gro e Mengen an Speicher ben飆igen, DRAMs als Kernspeicher. Aufgrund der einzigartigen Transistorzellenstruktur des DRAM k霵nen extrem dichte Speichernetzwerke in einem einzigen Baustein mit relativ geringem Platzbedarf aufgebaut werden. Der herk闣mliche DRAM wird asynchron gesteuert, so dass der Systementwickler die Standby-Zust鄚de manuell einfen muss, um die Spezifikationen des Bausteins zu erflen. Das Synchronisierungstiming h鄚gt von der DRAM-Geschwindigkeit ab und ist unabh鄚gig von der Systembusgeschwindigkeit. Diese Beschr鄚kungen der Synchronisation haben zur Entwicklung des SDRAM gefrt, das im Wesentlichen ein schneller DRAM mit einer synchronen Hochgeschwindigkeitsschnittstelle ist. Eingangs-/Ausgangs- und Controllersignale werden mit einem externen Taktgeber synchronisiert, was dem Entwickler neue M鐷lichkeiten er鐪fnet. Vereinfachte Schnittstellenschaltungen und ein hoher Bandbreitendurchsatz k霵nen mit SDRAM im Vergleich zu herk闣mlichem DRAM erzielt werden.