Mise En Oeuvre d'Une Architecture de Base 32 Bits RISC À Haute Performance

Ce livre traite de la conception d'un processeur RISC utilisant une architecture en pipeline. Le pipelining en 5 彋apes est utilis?pour am幨iorer la vitesse des op廨ations. Les 5 彋apes sont la r嶰up廨ation, le d嶰odage, l'ex嶰ution, la m幦oire et la r澭criture. Le processus de conception comprend diverses techniques de faible consommation au niveau architectural, ce qui prouve que ces m彋hodes sont plus efficaces que les techniques de r嶮uction de la consommation au niveau du back-end. Les processeurs embarqu廥 ?faible consommation sont utilis廥 dans une grande vari彋?d'applications, notamment les voitures, les t幨廧hones, les appareils photo num廨iques, les imprimantes et d'autres dispositifs de ce type. La raison de leur large utilisation est qu'ils sont petits, qu'ils n'occupent donc pas beaucoup d'espace et que leur fabrication est rentable. La faible consommation d'幯ergie permet de r嶮uire la dissipation de chaleur, d'allonger la dur嶪 de vie de la batterie et d'augmenter la fiabilit?de l'appareil.