滿額折
Verilog數字設計原理：數字設計基礎與Verilog實現（簡體書）
商品資訊
系列名：數字IC設計工程師叢書
ISBN13：9787030800114
出版社：科學出版社
作者：卿文龍
譯者：孫健
出版日：2025/01/01
裝訂／頁數：平裝／521頁
規格：24cm*17cm (高/寬)
商品簡介
商品簡介
《Verilog數字設計原理》涵蓋與Verilog數字設計相關的基礎知識和深入主題，全面介紹現代數字電路的設計和實現方式。《Verilog數字設計原理》特別關注如何使用架構和時序圖將設計概念轉化為物理實現，總結並解決了初學者甚至經驗豐富的工程師可能犯的常見錯誤，詳細說明了幾種ASIC設計，除了設計原則和技巧之外，還深入探討了現代設計方法及其實施方式。《Verilog數字設計原理》共分10章，內容包括Verilog基礎、Verilog高級話題、數的表示、組合邏輯電路、時序邏輯電路、數字系統設計、高級系統設計、I/O接口、邏輯綜合等。《Verilog數字設計原理》的許多示例及RTL代碼可以將初學者輕鬆帶入數字設計領域。
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。