數字IC設計工程師叢書

本書主要介紹ASIC設計所需的時序收斂問題，旨在提供一種動手解決問題的方法去完成設計實現中最具挑戰性的部分。針對時序收斂流程進行充分解釋，內容涉及數據結構和視圖、MMMC分析、時序分析、佈局和時序、放置和時序、時鐘樹綜合、最終佈線和時序、設計簽收等，每章末尾都有相應的Perl腳本作為參考。

本書全面介紹使用Verilog進行RTL設計的ASIC設計流程和綜合方法。本書共20章，內容包括ASIC設計流程、時序設計、多時鐘域設計、低功耗的設計考慮因素、架構和微架構設計、設計約束和SDC命令、綜合和優化技巧、可測試性設計、時序分析、物理設計、典型案例等。本書提供了大量的練習題和案例分析，可以幫助讀者更好地理解和掌握所學的知識。

《SystemVerilog硬件設計：RTL設計和驗證》側重於使用SystemVerilog編寫高效的RTL代碼，通過大量示例代碼展示如何使用SystemVerilog進行硬件設計和驗證。 《SystemVerilog硬件設計：RTL設計和驗證》共分15章，內容包括SystemVerilog中的常量和數據類型、SystemVerilog的硬件描述、SystemVerilog中的面向對象編程、SystemVerilog增強特性、SystemVerilog中的組合邏輯設計、SystemVerilog中的時序邏輯設計、RTL設計和綜合指南、複雜設計的RTL設計和策略、有限狀態機、SystemVerilog中的端口和接口、驗證結構、驗證技術和自動化、高級驗證結構、驗證案例等。

本書系統闡述矽後驗證和SoC調試中所面臨的關鍵挑戰、前沿技術與最新研究進展,旨在顯著提升驗證效率並降低調試成本.本書彙集了矽後驗證和調試專家的研究成果:第1章概述SoC設計方法學,並強調矽後驗證和調試所面臨的挑戰;第2～6章描述設計調試架構的有效技術,包括片上設備和信號選擇;第7～10章介紹生成測試和斷言的有效技術;第11～15章提供自動化方法,用於定位、檢測和修復矽後錯誤;第16～17章描述兩個案例研究(NoC和IBM POWER8處理器);第18章討論設計調試與安全漏洞之間的內在衝突;第19章展望矽後驗證與調試的未來發展趨勢和潛在突破方向.本書為SoC設計人員、驗證工程師以及對異構SoC的矽後驗證與調試感興趣的研究人員提供了全面的參考資料.