微型計算機硬件技術基礎(第2版)（簡體書）

本書是普通高等教育“十一五”國家級規劃教材，是《微型計算機硬件技術基礎》一書的修訂版。作者根據微型計算機技術的發展、課程體系的變化以及教學過程中的體會，對原書內容做了一定的修訂，結構進行了一定的調整。修訂后的第2版保持了第1版中關於計算機中的數制、微機系統組成及其工作原理、指令系統等部分的敘述風格。對包括微處理器、總線技術、存儲器系統、接口電路等章節的內容進行了調整和修改，使其更能反映當前微機領域的新進展和新技術。特別地，增加了匯編語言程序設計方面的內容，以方便讀者體會微型計算機的工作原理，同時也增加了教材的實用性。刪除了常用外部設備、設備驅動程序及計算機中的多媒體技術等已在新設立的“大學計算機基礎”課程中介紹的內容。 經修訂、調整后的本書，在強調基本概念的基礎上，更強調與實踐應用相結合，引入了大量的實例來闡明各種應用問題，實用性進一步增強。 本書可作為普通高等院校非計算機專業本科學生的“微型計算機硬件技術”或“微機原理與接口技術”類課程的教材，也可作為成人高等教育的培訓教材及廣大科技工作者的自學參考書。

第1章 數制
1.1 計算機中的數制
1.1.1 常用記數制
1.1.2 各種數制之間的轉換
1.2 無符號二進制數的算術運算和邏輯運算
1.2.1 二進制的算術運算
1.2.2 無符號數的表示範圍
1.2.3 二進制數的邏輯運算
1.2.4 基本邏輯門及常用邏輯部件
1.3 帶符號二進制數的表示及運算
1.3.1 符號數的表示方法
1.3.2 補碼數與十進制數之間的轉換
1.3.3 補碼的運算
1.3.4 符號數運算時的溢出問題
1.4 定點數與浮點數
1.4.1 定點數
1.4.2 浮點數
1.5 二進制編碼
1.5.1 二進制編碼的十進制表示
1.5.2 字符與符號的編碼表示
習題
第2章 微型計算機與微處理器
2.1 微型計算機
2.1.1 微型計算機系統
2.1.2 硬件系統
2.1.3 硬件系統的物理組成結構
2.1.4 微型計算機的工作過程
2.2 微處理器的一般結構
2.2.1 運算器
2.2.2 控制器
2.3 8086微處理器
2.3.1 功能結構及其特點
2.3.2 引腳定義及總線結構
2.3.3 工作時序
2.4 8086的內部寄存器
2.4.1 通用寄存器
2.4.2 段寄存器
2.4.3 控制寄存器
2.5 存儲器組織
2.5.1 物理地址與存儲器的分段
2.5.2 段寄存器的使用
2.6 80x86系列微處理器
2.6.1 80286微處理器
2.6.2 80386微處理器
2.6.3 Pentium 4微處理器
習題
第3章 總線
3.1 總線的基本概念
3.1.1 概述
3.1.2 總線的分類
3.1.3 總線的性能指標
3.2 總線結構
3.3 總線技術
3.3.1 總線傳送同步方式
3.3.2 總線的仲裁控制
3.3.3 總線驅動及錯誤處理
3.4 8088／8086系統總線
3.5 典型的系統總線
3.5.1 系統總線標準
3.5.2 ISA總線
3.5.3 PCI總線
3.5.4 AGP總線
3.5.5 PCI-E總線
3.6 外部設備總線
3.6.1 USB總線
3.6.2 IEEE 1394總線
習題
第4章 指令系統
4.1 指令系統概述
4.1.1 指令的格式和字長
4.1.2 指令中的操作數
4.1.3 指令的執行時間
4.2 尋址方式
4.2.1 立即尋址
4.2.2 直接尋址
4.2.3 寄存器尋址
4.2.4 寄存器間接尋址
4.2.5 寄存器相對尋址
4.2.6 基址－變址尋址
4.2.7 基址－變址－相對尋址
4.2.8 隱含尋址
4.3 8086指令系統
4.3.1 數據傳送指令
4.3.2 算術運算指令
4.3.3 邏輯運算和移位指令
4.3.4 串操作指令
4.3.5 程序控制指令
4.3.6 處理器控制指令
4.4 80x86新增指令
4.4.1 80x86虛地址下的尋址方式
4.4.2 80x86的新增指令
習題
第5章 匯編語言程序設計
5.1 匯編語言源程序
5.1.1 匯編語言源程序的結構
5.1.2 匯編語言語句及格式
5.2 偽指令
5.2.1 數據定義偽指令
5.2.2 符號定義偽指令
5.2.3 段定義偽指令
5.2.4 設定段寄存器偽指令
5.2.5 過程定義偽指令
5.2.6 宏命令偽指令
5.2.7 程序模塊定義偽指令
5.3 DOS功能調用
5.3.1 鍵盤輸入
5.3.2 顯示器輸出
5.3.3 返回DOS
5.4 匯編語言程序設計基礎
5.5 常見程序設計實例
習題
第6章 存儲系統
6.1 概述
6.1.1 存儲系統概念
6.1.2 存儲器及其分類
6.1.3 存儲器的主要性能指標
6.2 隨機存儲器(RAM)
6.2.1 靜態隨機存儲器(SRAM)
6.2.2 動態隨機存儲器(DRAM)
6.3 只讀存儲器(ROM)
6.3.1 不可重寫型ROM存儲器
6.3.2 EPROM
6.3.3 EEPROM(E2PROM)
6.3.4 閃速存儲器
6.4 微機系統中的存儲器組織
6.4.1 存儲器的擴展技術
6.4.2 PC的存儲器組織
6.5 高速緩沖存儲器
6.5.1 Cache的工作原理和基本結構
6.5.2 Caehe的地址映射和變換
6.5.3 Cache與主存的存取一致性
6.5.4 Cache的分級體系結構
習題
第7章 輸入輸出技術
7.1 輸入輸出系統概述
7.1.1 輸入輸出系統的特點
7.1.2 輸入輸出接口
7.1.3 I／O端口
7.2 常用輸入輸出方法
7.2.1 程序控制方式
7.2.2 中斷控制方式
7.2.3 直接存儲器存取方式(DMA)
7.2.4 I／O通道控制方式
7.3 中斷技術
7.3.1 中斷的一般概念
7.3.2 中斷響應的工作過程
7.3.3 8086／8088的中斷系統
7.3.4 中斷服務程序設計
7.3.5 保護模式下的中斷響應
7.4 中斷控制器8259A
7.4.1 8259A的引線及內部結構
7.4.2 8259A的工作原理
7.4.3 8259A的命令字
7.4.4 8259A在微型計算機系統中的應用
習題
第8章 輸入輸出接口
8.1 簡單數字接口
8.1.1 三態門接口
8.1.2 鎖存器接口
8.1.3 具有三態輸出的鎖存器
8.1.4 簡單接口電路應用實例
8.2 可編程數字接口
8.2.1 可編程定時／計數器8253
8.2.2 可編程並行輸入輸出接口8255
8.2.3 可編程串行接口8250
8.3 模擬量輸入輸出接口
8.3.1 模擬量輸入輸出通道
8.3.2 數／模轉換器
8.3.3 模／數轉換器
8.3.4 A／D轉換器和D／A轉換器的綜合應用實例
習題
附錄
附錄A ASCII碼表
附錄B 8086／8088 CPU指令簡表
附錄C 8086／8088 CPU的中斷系統
附錄D 常用偽指令簡表