相關商品
商品簡介
商品簡介
本書針對積體電路工程專業碩士研究生硬體描述語言教學，深入對採用Verilog HDL語言進行數位積體電路的設計方法、測試和驗證方法進行講解。對於可綜合電路、測試平臺建立、測試信號產生和信號分析進行說明。通過100餘個典型電路設計舉例，對於典型的信號處理和控制工程實例進行分析，系統地進行研究生教學。本教材主要作為積體電路工程、積體電路設計和微電子學專業研究生專業基礎課教材，也可以作為通信、電腦等專業課程的參考教材。
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。