商品簡介
Le temps logique est une forme de temps d彋endue, promue par les langages synchrones, qui est fonctionnelle, 幨astique (peut 皻re abstraite ou raffin嶪) et multiforme. Toutes ces propri彋廥 font que le temps logique est ad廦uat 嶲alement au moment de la conception, alors que des annotations pr嶰ises du temps physique ne devraient avoir de l'importance que dans les 彋apes ult廨ieures de la synth鋊e. Le Clock Constraint Specification Language (CCSL) est un langage concret d嶮i??la mod幨isation et ?l'analyse des propri彋廥 du temps logique. Le CCSL a 彋?initialement d嶨ini comme un compagnon pour le mod鋩e temporel du profil UML pour MARTE. Il est maintenant devenu un v廨itable langage de mod幨isation sp嶰ifique ?un domaine pour la capture des relations causales, chronologiques et temporelles. Il devrait compl彋er d'autres mod鋩es syntaxiques pour saisir leur mod鋩e de calcul sous-jacent. Ce livre commence par d嶰rire les mod鋩es historiques de concurrence qui ont inspir?la construction du CCSL. Ensuite, le CCSL est pr廥ent?et utilis?pour construire des biblioth鋂ues d嶮i嶪s ?deux mod鋩es standards 幦ergents dans les domaines de l'automobile (East-ADL) et de l'avionique (AADL). Enfin, une technique bas嶪 sur l'observation pour v廨ifier les impl幦entations Esterel et VHDL par rapport aux sp嶰ifications du CCSL est pr廥ent嶪.
