Implémentation USART en Verilog avec Cypress-II

Un r嶰epteur/幦etteur asynchrone synchrone universel (USART) est un bloc de mat廨iel informatique qui traduit les donn嶪s entre les formes parall鋩e et s廨ie. La d廥ignation universelle indique que le format des donn嶪s et les vitesses de transmission sont configurables et que les niveaux de signalisation 幨ectrique r嶪ls et typiques sont g廨廥 par un circuit pilote sp嶰ial externe ?l'USART. Un USART est g幯廨alement un circuit int嶲r?individuel (ou une partie d'un circuit int嶲r? utilis?pour les communications s廨ie sur un port s廨ie d'un ordinateur ou d'un p廨iph廨ique. Dans ce livre, une recherche compl鋈e est propos嶪 pour une mise en oeuvre sur la base d'une lecture et d'une 彋ude approfondies des documents et de la litt廨ature associ廥 dans ce domaine de recherche. Ce livre r廧ond aux besoins des chercheurs et des 彋udiants dans le domaine de la conception de syst鋗es VLSI et embarqu廥. Les lecteurs de ce livre doivent 皻re familiaris廥 avec les bases de Verilog, mais les ing幯ieurs en recherche et d憝eloppement de la communaut?industrielle travaillant dans le groupe de l'幨ectronique peuvent 嶲alement tirer profit de ce livre en tant que r嶨廨ence suppl幦entaire.