TOP
紅利積點抵現金,消費購書更貼心
Implementazione USART tramite Verilog con Cypress-II

Implementazione USART tramite Verilog con Cypress-II

商品資訊

定價
:NT$ 2150 元
無庫存,下單後進貨(到貨天數約30-45天)
下單可得紅利積點:64 點
商品簡介

商品簡介

Un ricevitore/trasmettitore asincrono universale (USART) ?un blocco di hardware per computer che traduce i dati tra forme parallele e seriali. La designazione universale indica che il formato dei dati e la velocit?di trasmissione sono configurabili e che i livelli di segnalazione elettrica effettivi e tipici sono gestiti da uno speciale circuito driver esterno all'USART. Un USART ?solitamente un circuito integrato individuale (o parte di un circuito) utilizzato per le comunicazioni seriali attraverso la porta seriale di un computer o di un dispositivo periferico. In questo libro, la ricerca completa viene proposta per un'implementazione sulla base di un'ampia lettura e studio di documenti e letteratura associati in quest'area di ricerca. Il libro risponde alle esigenze dei ricercatori e degli studenti nel campo della progettazione di sistemi VLSI ed embedded. Il requisito per i lettori di questo libro ?la familiarit?con le basi di Verilog, ma anche gli ingegneri di ricerca e sviluppo della comunit?industriale che lavorano nell'ambito del gruppo elettronico possono trarre beneficio da questo libro come riferimento supplementare.

購物須知

外文書商品之書封,為出版社提供之樣本。實際出貨商品,以出版社所提供之現有版本為主。部份書籍,因出版社供應狀況特殊,匯率將依實際狀況做調整。

無庫存之商品,在您完成訂單程序之後,將以空運的方式為你下單調貨。為了縮短等待的時間,建議您將外文書與其他商品分開下單,以獲得最快的取貨速度,平均調貨時間為1~2個月。

為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。

若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。

定價:100 2150
無庫存,下單後進貨
(到貨天數約30-45天)

暢銷榜

客服中心

收藏

會員專區