Neuartiges Design zur Optimierung von Leistung und Fläche in sequentiellen Schaltungen

Aufgrund der geringen Verlustleistung, der einfachen Implementierung und der hohen Effizienz hat sich die komplement酺e Metalloxid-Halbleiter-Logik (CMOS) zur bevorzugten Technologie f das digitale VLSI-Design entwickelt. Im Gegensatz zu freren Logikfamilien, die unter kontinuierlichen Vorspannungsstr闣en und Leckageproblemen litten, bot CMOS eine wesentliche Verbesserung. Mit der Skalierung von VLSI haben Merkmale wie h鐬ere Geschwindigkeit, geringerer Stromverbrauch, bessere Zuverl酲sigkeit und geringere Fl踄he zu gro en Ver鄚derungen bei den Herstellungstrends gefrt. Das Aufkommen von Logikformen wie Pseudo-NMOS, DCVSL, PTL und DPTL hat die Branche weiter ver鄚dert. Da die Anforderungen an die Leistung stiegen, wurden Geschwindigkeit und Fl踄he zu dominierenden Designeinschr鄚kungen, was zur Entwicklung von dynamischen und Domino-Logikfamilien frte. In jeder digitalen Schaltung sind die wichtigsten Designfaktoren Leistung, Geschwindigkeit, Fl踄he, Rauschfestigkeit und Kosten, die oft sorgf鄟tige Kompromisse erfordern. W鄣rend die Domino-Logik aufgrund ihrer hohen Geschwindigkeit und kompakten Fl踄he weit verbreitet ist, leidet sie unter ihrem hohen Stromverbrauch und ihrer Rauschempfindlichkeit. Um diese Einschr鄚kungen zu erwinden, sind verbesserte Entwurfstechniken erforderlich.